1、26实验六 触发器一、实验目的1. 学习触发器逻辑功能的测试方法。2. 熟悉基本 RS 触发器的组成、工作原理和性能。3. 熟悉集成 JK 触发器和 D 触发器的逻辑功能及触发方式。二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和逻辑状态“0” ，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本的逻辑单元。1.基本 RS 触发器基本 RS 触发器是一种无时钟控制的低电平直接触发的触发器。它具有置“0” 、置“1”和“保持”三种功能。通常 端为置“1”端，因为 =0 时触发器被置“1” ； 为SSR置
2、“0”端，因为 =0 时触发器被置“0” ；当 = =1 时，状态保持。RR基本 RS 触发器可以用两个“与非门” （如图 6-1）或两个 “或非门”组成。2.JK 触发器在输入信号为双端输入的情况下，JK 触发器是功能完善、使用灵活和通用性较强的一种触发器。其状态方程为：Q n+1=J + Qn，J 和 K 是数据输入端，是触发器状态更新的依据，若 J、K 有两个或两个以上输入端时，组成“与”的关系。Q 与 为两个互补输Q出端，通常把 Q=0、 =1 的状态规定为触发器的“0”状态；而把 Q=1、 =0 规定为“1”状态。JK 触发器输出状态的更新发生在 CP 脉冲的下降沿。JK 触发器通常
3、被用作缓冲存储器、移位寄存器和计数器等。3.D 触发器在输入信号为单端输入的情况下，D 触发器用起来比较方便。它的状态方程为：Qn+1D n，其输出状态的更新发生在 CP 脉冲的上升沿，所以又称为上升沿触发的边沿触发器。触发器的状态只取决于时钟到来前 D 端的状态，D 触发器可用作数字信号的寄存、移位寄存、分频和波形发生等。4.触发器间的转换在集成触发器中，每一种触发器都有自己固定的逻辑功能。我们可以利用转换的方法获得具有其它功能的触发器。例如将 JK 触发器转换成 T 和 T触发器，也可将 JK 触发器转换成 D 触发器。三、实验仪器及器件1. DS1052E 型示波器2. EL-ELL-型
4、数字电路实验系统3. 器件：集成电路芯片 74LS00 74LS112 74LS7427四、实验内容及步骤1.基本 RS 触发器的逻辑功能测试在实验仪上选用 74LS00，按图 6-1 连接实验电路，即为基本 RS 触发器。 和DR端分别接入二个逻辑电平开关，Q 和 端接至二个逻辑电平指示灯的输入端。按表DSQ6-1 改变输入端 和 的状态，观察并记录 Q 和 端逻辑电平的变化，测试结果于表DRS6-1 中，再根据 Qn+1 和 的状态写出触发器所处的状态。1n表 6-1 基本 RS 触发器逻辑功能测量记录&SDRDQQ1 J1 KSRJKSDRDC PQQC 1图 6-1 基本 RS 触发器
5、电路 图 6-2 JK 触发器电路2.集成 JK 触发器逻辑功能测试（1）异步置位及复位功能测试在实验仪上选用 74LS 112，按图 6-2 将触发器的各输入端分别接到逻辑开关上，触发器的 J、 K、CP 端可以为任意状态，分别测试 =0、 =1 及 =1、 =0 时触发器DRSDRSQn+1、 端的逻辑状态，将结果记录于表 6-2 中。1n（2）逻辑功能测试 在上述条件下，用单脉冲信号源（ 或 ）在触发器的 CP 端输入单脉冲，此时令= =1，当 J、K、CP 端按表 6-2 所列状态变化时，观察并记录触发器 Qn+1、DRSDRSQn+1 1n触发器状态0 11 01 10 028端的逻
6、辑状态的变化，将结果记录于表 6-2 中。1nQ表 6-2 JK 触发器逻辑功能测量记录输入 输出DRSCP J K Qn+1 1n0 1 1 0 1 1 0 01 1 0 01 1 0 11 1 0 11 1 1 01 1 1 01 1 1 11 1 1 1（3）将 JK 触发器连接成计数状态（即 J=1，K=1） ，然后在时钟 CP 端输入连续脉冲（f=1kHZ 10kHZ） ，用示波器观察 CP、Q 及 的波形，将结果记录于图 6-3 中。C PQQ图 6-3 JK 触发器计数状态的波形3集成 D 触发器逻辑功能测试 （1）异步置位及复位功能测试选择集成电路芯片 74LS74，参照图 6
7、-4 将触发器的 CP、D 、 、 端分别接到逻RDS辑电平开关上，Q 及 端接逻辑电平指示灯的输入端，CP、D 为任意状态，测试当Q=0、 =1 和 =1、 =0 时触发器输出端的逻辑状态，记录于表 6-3 中。DRSRS（2）逻辑功能测试29使 = =1，在触发器的 CP 端输入单脉冲（ 或 ） ，当 D、CP 按表 6-3 所列DRS状态变化时，观察 CP 作用前后，触发器输出端和 D 输入信号之间的关系。将测试结果记录于表 6-3 中。表 6-3 D 触发器逻辑功能测量记录1 DSRDSDRDC PQQC 1图 6-4 D 触发器电路4触发器之间的转换 使 D 触发器的 = =1，将
8、D 端和 端短接，即组成 T触发器，在其 CP 端加RSQ入 f=1kHZ10kHZ 的连续脉冲，用示波器观察 CP、Q 及 的波形，将波形记录于图 6-5中（记录波形时必须注意各信号之间的相位关系） 。C PQQ图 6-5 D 触发器转换为 T触发器的波形图五、预习报告要求1. 复习触发器的基本类型及逻辑功能。2. 掌握 D 触发器和 JK 触发器的真值表及触发器相互转换的基本方法。六、实验报告要求1. 列表总结各种触发器的逻辑功能。2. 回答思考题：利用普通的机械开关组成的数据开关，它所产生的信号，是否可以作为触发器的时钟脉冲信号？为什么？它是否可以作为触发器的其他输入端的信号？原因是什么？ RSCP D Qn+1 1n0 1 1 0 1 1 01 1 01 1 11 1 130JKCPQ&1CPA1CPB图 6-6 双相时钟脉冲电路3. 图 6-6 是利用 JK 触发器及与非门构成的双相时钟脉冲电路，分析电路的工作原理，写出 CPA、CP B 的逻辑表达式并画出 JK 触发器的 CP、Q、 及 CPA、CP B 的波形（要求按时间关系对应画出） 。
