1、15.2 中添加测试点详解公司 cadence 软件已经升级到 15.2 版本，测试点添加的界面和操作与 14.2 版本相比，发生了一些变化，本文详细介绍一下如何在 15.2 版本中添加测试点。菜单位置：图 1我们对图 1 右边的各项选项进行逐条说明：1. Automatic. 自动添加测试点按钮点击它进入界面如图 2 所示：图 2Allow test directly on pad： 允许直接使用通孔焊盘作为测试点Allow test directly on trace： 用指定的表贴测试焊盘或盲孔测试焊盘（测试焊盘类型可点击parameters 按钮进行指定） ，自动在走线上添加测试点。必
2、须注意，在生成测试点之处必须没有其它的焊盘或者过孔存在。选择此项不会添加通孔类型的测试点，也不会在走线上引出一小段 Stub。Allow pin escape insertion： 此项和 Test thru via（可点击 parameters 按钮进行指定）项以及Via displacement 项配合使用，可以给网络添加通孔测试点。选择此项时，pcb 板上必须具有 route keeping。Test unused pins： 指定器件没有使用的管脚可作为测试点。Execute mode： 模式选择Overwrite： 替换所有已经存在的测试点进行重新添加。Incremental： 进行
3、添加测试点时不替换已经存在的测试点。Via displacement： Min：设定一个距离管脚或过孔的最小值，以便在自动生成测试点时对过孔进行替换。此值设为 0 的话，表示没有距离要求，同时运用 DRC 规则进行在线检测。请注意,如果违反了 DRC 规则，那么将不会生成测试点。Max：指定一个距离管脚或过孔的最大值，以便能够自动生成测试点。在选择图 2 的 Generate testpoints 按钮之前，先要进行各个参数的设置，点击图 2的 Parameters 按钮，见图 3。图 3界面功能说明：Preferences：Pin type： 下拉选项包括 Input、Output、Any
4、Pin、Via、Any Pnt 见右图所示。选择 Any Pnt，表示可以使用 Input、Output 、Any Pin、Via 任意类属性的管脚作为生成测试点所用。Pad stack type：表示使用测试点的类型，下拉选项包括 SMT/Blind、Thru、Either,见右图所示。选择 Thru，表示生成通孔类型的测试点。Test SMT/Blind pad：选择表贴测试焊盘或盲孔测试点的类型。Test thru via： 选择通孔测试过孔类型，按照公司工艺标准，可优先选择T_VIA0R80D0R40B_1（测试点在 bottom 面） 。Methodology：Layer： 测试点位
5、于的位置，包括 Top、Bottom、Either。依据 pcb 板设计的复杂程度，如果是以 Bottom 层作为测试面，就选择 Bottom，如果以 top 层作为测试面则选择 top，如果两面测试，选择 Either。优先选择 Bottom。Test method： 指定测试每一条网络的测试探针的数目。下拉选项包括Single、Node、 Flood，选择系统默认的 Single。Bare board test： 光板测试。表示在测试时无论 pcb 板上是否安装有器件。如果选中此项，只要器件管脚焊盘在 pcb 的测试板面被定义成测试焊盘，那么在此板面的所有器件的管脚将均符合测试条件。同时，
6、选项 Allow Under Component and Component Representation 功能将被屏蔽掉。这样会带来隐患，生成一些不合格的测试点，像测试点可能会位于测试面的器件之下。如果不选中此项，器件管脚只能在非元件面被测试（指正面插件器件焊盘可在背面测试） 。因此在生成测试点操作时，如果器件只存在于pcb 板的顶层，可以选中此项。如果 pcb 板的顶层和底层均有器件存在，那么不可选择此项。Replace vias： 自动将过孔替换成测试点。在替换过程中，系统会自动检查过孔的周边电气情况以防止出现 DRC,如果出现 DRC，将不执行替换操作。Disable cline bu
7、bbling：用来设置在自动或者手动的添加测试点时，如果一个过孔被替换成测试点，周边的连接线是否自动进行绕行以避免产生DRC。一般要选择该项，使系统不对走线进行自动绕行，然后在添加完测试点后检查每个DRC并手动的修改走线，否则系统在自动绕线时会产生一些不理想的走线效果。见图4。图 4选择此项效果见上左图所示，不选此项效果见上右图所示。Restrictions：Test grid： 定义删格属性以便在删格上添加测试点。0 代表没有删格约束。Min pad size： 定义生成测试孔在测试面的焊盘的最小值。此值需要和上面的选项 Test thru via 中的测试孔在测试面的焊盘的最小值保持一致，
8、比如上面定义了测试焊盘为 T_VIA0R80D0R40B_1，则此值为 0.9。如果选择小于此值的话，在测试点报告中会存在误报，即将一些不是测试孔的过孔认为是测试孔而在报告中出现。Min spacing： 定义相邻的两个测试点的距离。请注意，指的是中心距离而不是边缘距离。此值和多种因素有关，包括和测试夹具、测试点尺寸、pcb 板厚、探针间隔等均有关系。Allow under component：能否将测试点放置在器件底下，下拉菜单见右图Component representation：来设置器件的覆盖区域和外形，用来判断测试点和器件之间的间距是否满足要求，分为 Assembly 和Placeb
9、ound，下拉菜单见右图，目前公司库中的Placebound 大于 Assembly，因此选择 Placebound 将更为妥当。 Text：Display： 是否为测试点添加标号。 （一般情况这项不选，这项如果选上的，在 PCB 的 Manufactuting/Probe_Bottom 或者 Probe_Top 层会出现很多网络字符，很难在 PCB 上看得清楚哪些网络添加了测试点，哪些没有添加，不选则 Display， 在 Manufactuting/Probe_Bottom或者 Probe_Top 层就可以看到三角符号的标示，有则已定义为测试点。 ）net-Alphabetic： 按照字母
10、顺序来为同一条网络的多个测试点添加标号，第 27 个标号从 AA 起。需要注意，如果你删除了其中的一个测试点，下一个测试点不会自动填补而依旧顺延，比如有测试点 GND-A、GND-B、GND-C ，GND-D，你删除了 GND-C 那么 GND-D不会变成 GND-C，而依旧会是 GND-D。net-Numeric： 按照数字的增量（步进值为 1）为同一条网络的多个测试点添加标号。需要注意，如果你删除了其中的一个测试点，下一个测试点不会自动填补而依旧顺延，比如有测试点 GND-1、GND-2、GND-3，你删除了 GND-3 那么 GND4 不会变成 GND-3 而依旧会是 GND-4。Str
11、ingNumeric： 该项设置可将 Pcb 板上所有测试点标识以一个任意输入的字符串来开始命名（缺省的字符串为 TP） ，其后缀从 1 开始依次增加（步进值为 1） ，最后的 N 近似为单板上所有测试点的个数。Rotation： 指定添加丝印标号的方向，有 0, 90, 180 或者 270 度可选。Offset： 指定添加丝印标号相对于测试点在 X、Y 轴方向上的偏移量。通过上面对各个选项的详细叙述，结合公司的工艺标准，推荐在进行自动添加测试点的操作时，对参数的设置入图 5 所示。 （需要注意的是：自动加测试点前应该在相关区域设置禁止加测试点区，比如 B 面 BGA 正下方不准绿油开窗，在
12、加测试点前应该在此加一块 Shape,Class 和 Subclass 分别指定于 Manufacturing 和 No probe bottom。）图 5点击 close 按键，在图 2 中点击 Generate testpoints 按键，即可进行自动添加测试点的操作。而且会在 Allegro 的命令栏中显示添加的结果。注意此值的选取：按照公司的标准，在首次自动添加测试点操作时，此值选择 1.8，手工将自动操作失败的测试点添加完成后，最后检查时此值可设为 1.4。自动添加测试孔操作完成后，会出现两种情况：全局网络测试点添加成功，此时可以查看命令栏中显示信息：部分网络自动添加测试点失败，此时
13、 Fail 值会有数字显示，那么就需要我们对这些网络进行手工添加。注意 Fail 为 0注意2. Manual. 手动添加测试点按钮选择该命令后，Allegro 界面右边控制面板中 Options 项显示如图 6 所示：图 6Add： 手工添加测试点。分为两种情况，其一，网络上已经具备过孔，通过调整优化走线，使用此命令可以直接将过孔替换成测试孔。其二，网络上没有过孔，需要手工在合适位置通过布线的命令添加过孔，然后再使用此命令将添加的过孔替换成测试孔。或者手工直接在合适位置通过布线的命令添加测试孔，但是还必须使用此命令将测试孔属性添加上去。Add（Scan and highlight）： 选择此
14、项可以逐个地扫描未加测点的网络并将其高亮，同时窗口会自动跳到包含这条网络的视窗，同时 Allegro 视窗下方的命令栏会显示没有测试点的网络。然后在此网络上进行手工添加测试点的操作。点击鼠标右键可进行 Done、Cancle 或 Next操作。Delete： 删除已经存在的测试点，执行此项操作后，鼠标点击选中的测试过孔将恢复成系统自动替换成测试孔以前的过孔（试验证明，14.2 版本的 pcb 板即使在 15.2 的环境下执行此操作，将只能被删除掉测试孔属性而不会替换过孔） 。Swap： 将测试点属性交换到另外的一个焊盘或过孔上。Query： 点击你关注的测试点后，会显示该测试点的属性。Prop
15、erties：点击此键，Allegro 界面右边控制面板中 Options 项显示如图 7 所示：图 7Mode 栏和 Property 搭配使用：Add： 添加 Property 栏选中内容的属性。Delete： 删除 Property 栏选中内容的属性。Query： 显示测试点属性。需要注意，以上 3 条命令都是对选中的整条网络进行操作的。Property：Net:NO_TEST：此项可以定义某条或多条网络不需要测试点属性。TESTPOINT_QUANTITY：定义同网络上的测试点数目为多少。默认为 1。Symbol：TESTPOINT_ALLOW_UNDER：定义测试点是否可以位于某个器
16、件之下，左键点击器件进行定义。3. Property： 用来设置网络的一些和测试点相关的属性。功能和上述相同。4. Fix/unfix testpoints：对整板所有的测试点进行锁定和解除锁定操作，如图 8 所示：图 85. Create FIXTURE：用来生成测试点的夹具文件。选择该命令后，界面如图 9 所示。如果以前没有执行过这个命令，点击界面中的 Create fixture 按钮后系统会自动在 Manufacturing 的大类中添加两个subclass，Fixture_Top 和 Fixture_Bottom，以方便后面检查使用，如图 10 所示。如果对测试点进行了修改，可重新执
17、行该命令，注意选中 Overwrite existing FIXTURE subclass 复选项即可生成新的测试点夹具。图 9图 106. Create NC drill data： 生成测试点的转孔数据。TOP 层的测试点和 BOTTOM 层的测试点数据是分开的，分别命名为 top_probe.drl 和bottom_probe.drl。需要提醒的是，15.2 在 Constraints 的 Design Constraints窗体里也加了测点的相关 DRC 检查，可以方便设计者进行测试点的自检。如图 11 所示：图 11添加测点相关信息的Report 报表输出，如图12所示：图 12执行 Report 将会有相应报告产生。指测试点边缘距离器件间距指测试点中心距离器件间距
