1、1EDA 设计（二）基于 Quartus 的多功能数字钟设计摘要该实验是利用 QuartusII 软件设计一个数字钟，进行试验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并下载到 SmartSOPC 实验系统中进行调试和验证。此外还添加了显示星期，闹钟设定,秒表和彩铃等附加功能，使得设计的数字钟的功能更加完善。关键字：Quartus 数字钟 多功能 仿真AbstractThis experiment is to design a digital clock which is based on Quartus software and in which many
2、basic functions like time-counting,hour-correcting,minute-correcting,reset,time-holding and belling on the hour. And then validated the design on the experimental board.In addition,additional functions like 2displaying and reseting the week,setting alarm ,stopwatch,and belling with music make this d
3、igital clock a perfect one.Key words: Quartus digital-clock multi-function simulate目录1.设计要求42.工作原理53.各模块说明51)分频模块52)计时模块83)动态显示模块104)校分与校时模块115)清零模块126)保持模块127)报时模块124.扩展模块131)星期模块1332)闹钟模块143)秒表模块185.调试、编程下载19 6.实验中出现问题及解决办法197.实验收获与感受208.参考文献21一、 设计要求1. 设计一个数字计时器，可以完成 00:00:00 到 23:59:59 的计时功能，并在控
4、制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能。2. 具体要求如下：1) 能进行正常的时、分、秒计时功能，最大计时显示 23 小时 59 分 59秒。2) 分别由六个数码管显示时分秒的计时。3) K1 是系统的使能开关，K1=0 正常工作，K1=1 时钟保持不变。4) K2 是系统的清零开关，K2=0 正常工作，K2=1 时钟的分、秒全清零。5) 在数字钟正常工作时可以对数字钟进行快速校时和校分。K3 是系统的校分开关，K3=0 正常工作 K3=1 时可以快速校分；K4 是系统的校时开关，K4=0 正常工作，K4=1 时可以快速校时。3. 设计提高部分要求1) 时钟具有整
5、点报时功能，当时钟计到 5951”时开始报时，在5951”,5953”, 5955”,5957” 时报时频率为512Hz,5959”时报时频率为 1KHz。2) 星期显示：星期显示功能是在数字钟界面显示星期，到计时到 244小时时，星期上显示的数据进一位。3) 闹表设定：通过开关切换显示至闹钟界面，利用闹钟校时和校分开关对闹钟时间进行设定，且不影响数字钟计时。当计时到闹钟设定时间蜂鸣器鸣叫，并响起彩铃。 4) 秒表计时：通过开关切换显示至秒表界面，分秒部分是 100 进制的，即当值为 99 时向秒位进位。4. 仿真与验证用 Quartus 软件对设计电路进行功能仿真，并下载到实验板上对其功能进
6、行验证。二、 工作原理数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。其中，脉冲发生电路将试验箱提供的 48Mhz 的频率分成电路所需要的频率；计时电路与动态显示电路相连，将时间与星期显示在七段数码管上，并且驱动蜂鸣器整点报时；校时校分电路对时、分、星期提供快速校时；清零电路作用时，系统的分秒时同时归零；保持电路作用时，系统停止计时并保持时间不变。其原理框图如图所示：计时电路校分校时电路脉冲发生电路译码显示电路报时电路清零电路5三、 各模块说明1. 分频模块分频模块将实验箱提供的 48MHZ 的频率分频，得到所
7、需的频率。实验中需要 1HZ 作为时秒、分、时的时钟信号，2HZ 作为校分、校时的时钟信号，200HZ、1000HZ 作为报时蜂鸣所需频率信号等。我们实现的方法是 8 分频（三个 2 分频级连） ，6 分频（一个 2 分频和一个 3分频的级连）和 分频（6 个 5 分频和 6 个 2 分频的级连） 。10a) 八分频这个二分频电路是由 D 触发器产生的，占空比为 50%。波形图如下：b) 六分频6这里设计了如下一个计数循环： 00，01，10，00。采用高位作为分频信号输出，占空比为 1：2，此时再接到一个 T 触发器的时钟端进行二分频，即实现六分频，且满足占空比为 50%的要求。三分频波形图
8、如下：c) 十分频7该方法与六分频的实现是一个原理。波形图如下：2. 计时模块计时电路包括秒，分，时，星期四个模块，依次进位。其中秒和分的模块类似，都是一个模六十计数器，时模块是一个模 24 计数器，而星期则是一个特殊的模 7 计数器。设计时采用的是同步计数器，它们所接的时钟信号均为 1hz。a) 秒计时模块8当秒计时至 59 秒时由四与非门输出一个低电平将秒个位及秒十位置零，同时变换此低电平为高作为进位信号传递给分个位。波形图如下：b) 分计时模块9观察可发现其结构与秒计时模块一致，唯一不同的是由于分清零的条件不仅是分计到 59，而且秒也要计到 59，故清零信号的输入还要添加秒计时模块的输出
9、。波形图与秒计时模块的相类似。c) 时计时模块时计时模块与秒，分模块类似，只是进位信号要设计在 23 时置零进位，并且要等到秒与分信号都计到 59 时它才能进位清零，故清零信号的输入还要添加秒和分计时模块的输出。波形图如下：103. 动态显示模块此模块是用于数码管的动态显示，在本实验中一共需要 7 个数码管参与显示（秒 2 位，分 2 位，时 2 位，星期 1 位） ，所以计数器 74161 设计为模 7 的循环，其输出既作为 4 片 74151 的控制端，又作为 38 译码器 74138 的控制端。因为只有一片 BCD 译码器 7447，所以当计数器到某一个数值时，四片 74151同时选取对应位的一个输入组成计时器某一位的 BCD 编码接入显示译码器7447，与此同时根据计数器的数值，74138 译码器也从七个显示管的使能端选择对应位有效，从而在实验箱上显现一个有效数据。扫描的频率为几千赫兹,因为人眼视觉停留的原因，会感觉七个数码管同时显示。原理图如下：
