1、文章编号：1009-8119（2006）05-0036-03一种大动态范围高分辨率的脉冲延迟器设计李 浩 李加琪 吴嗣亮(北京理工大学电子工程系， 北京 100081)摘 要 采用数字方法和模拟方法，设计一种大动态范围、高分辨率的脉冲延迟器，可以实现连续变化的脉冲延迟控制。该系统已经成功应用于某型雷达回波模拟器中，也适合于其它需要对输入脉冲延迟的场合，具有广泛的实用性和适用性。关键词 雷达模拟器，距离延迟，脉冲延迟A Large Dynamic Range, High Resolution Pulse Delay Circuit DesignLi Hao Li Jiaqi Wu Siliang
2、(Dept. of Electronic Engineering, Beijing Institute of Technology, Beijing 100081)Abstract In this paper, a pulse delay line with large dynamic range and high resolution is present. Not only can it be used to control the delay of the radar signal envelop in radar simulator, but also it can be used i
3、n other situation that need to control the delay of the pulse. Keywords Radar simulator， Distance delay， Pulse delay1 引 言雷达回波模拟器中，常常采用对雷达信号包络进行延迟的方法，实现距离延迟特性的模拟。脉冲延迟的方法可分为数字方法和模拟方法。数字方法采用计数器或存储器实现延迟控制，其缺点是无法满足高分辨率的要求；模拟方法采用专用的脉冲延迟器件实现延迟控制，其缺点是无法兼顾动态范围和分辨率的要求。本文提出的技术，综合采用了数字方法和模拟方法，可以实现大动态范围和高精度的脉冲延迟
4、控制，并满足延迟值连续变化的要求。2 脉冲延迟的基本方法脉冲延迟的基本方法主要分为计数器法、存储器法和数控延迟线法，以下分别对这些方法进行详细分析。（1） 计数器法原 理 计数器法的核心是设计一个计数器，该计数器在输入脉冲上升沿到达时清零，并开始计数，当计数时间等于延迟时间时，输出一个时钟周期宽度的正脉冲后，停止计数，直到被下一个输入脉冲上升沿清零。当延迟时间 大于脉冲重复周期 PRT 时，需要采用多个计数器联合计数。此时根据计数器之间的关系又可以分为并联和级联两种方法，其中并联方法便于控制，因此本文只介绍并联方法。一般来说，所需计数器的个数 N 和最大延迟时间 ，脉冲重复周期 PRT 之间应
5、该满足max* MERGEFORMAT (1)max1NPRT例如 PRT 为 15 ， 为 40 ，则需要三个计数器并联。如 图 1 所示，输入脉冲轮番触发计数器smaxs1，2，3 进行计数，计数值分别输入到比较器 1，2，3 的一端，和延迟值进行比较，如果等于延迟值，则输出正脉冲；三个比较器的输出相或后作为最终输出脉冲。3213OR1 3221图 1 多计数器并联实现延迟性 能 计数器法可以由基本的组合逻辑和时序逻辑单元实现。在延迟值较小时，具有实现简单的优点。但当延迟的动态范围要求很大时，由式* MERGEFORMAT (1)可知需要的计数器数目很大，使得控制和实现难度很大；且其延迟分
6、辨率受限于计数器时钟，分辨率无法做得很高。（2） 存储器法与计数器法类似，存储器法也是采用时钟对输入脉冲进行采样，但它利用存储器解决了计数器法动态范围小的问题。存储器法的电路组成如 图 2 所示： FIOI 图 2 存储器法进行延迟控制原 理 采用高速时钟对输入脉冲采样，并把采样结果存储在 FIFO 中，同时通过延迟控制模块对 FIFO 的输出进行控制，生成所需脉冲。FIFO 的深度取决于最大延迟量。延迟控制模块完成以下控制：当写入 FIFO 的数据时间长度等于延迟值时，开始使 FIFO 读信号，直到 FIFO中的数据被读空。FIFO 的输出即为延迟后脉冲。为了实现延迟值连续可变的脉冲延迟控制
7、，应该采用两路 FIFO 轮流对输入脉冲进行延迟。当延迟值更新时，切换 FIFO，且两路 FIFO 的输出相或后作为最终输出脉冲。通过严格设计“输入切换控制”模块的时序，可以实现两路 FIFO 无缝连接，完成输入脉冲的延迟控制。性 能 相对于计数器法，存储器法突出的优点是只需增大存储器容量，便可以实现大动态范围的延迟模拟。当然，付出的代价是需要占用一定的存储器资源。计算表明，这个代价是可以接受的。例如，需要进行最大距离 50 千米（对应延迟时间 333 ） ，分辨率 1.5 米（对应延迟时间 10ns）的距离延迟模拟时，可以计算出s所需存储器容量不到 70kbit，目前很多 FPGA 提供的内
8、部存储器完全可以满足其容量要求。存储器法的不足之处是分辨率仍然受限于时钟频率，不适合要求高分辨率的场合。（） 数控延迟线法原 理 采用数控延迟线，可以精确的实现脉冲延迟。以Analog Device公司的AD9501为例，其内部结构示意图如 图3所示，主要由触发模块、斜波发生器、数模转换器（DAC ）和比较器组成。正常情况下，比较器输出低电平。当输入脉冲上升沿到达时，触发斜波发生器开始工作，当其输出电压低于DAC的输出电压时，比较器输出翻转为高电平，直到斜波发生器被复位，比较器输出才恢复低电平。由此可见，通过数控输入，改变DAC的输出电压，就可以控制输出脉冲和输入脉冲的相位关系，从而达到精确延
9、迟的目的。通过复位信号，则可以控制输出脉冲的宽度，这也是本文第四部分实现精确脉宽调整的原理。单片AD9501延迟的最大值 可由片外电阻、电容进行设置，可在2.5ns10 内选择。实际延迟量max s则可通过8比特的数控输入x进行控制，有AD9501（2）89501max/2AD其分辨率为 。因此如果使 比较小，则可以达到很高的延迟分辨率（最高达 10ps） 。8max/2maxDAC +- 图3 AD9501内部结构示意图性 能 数控延迟线法的优点是可以达到很高分辨率，缺点是分辨率和动态范围无法兼顾。如果要求很高的分辨率，就无法达到很大的动态范围，且需要用专有芯片，不利于集成化。3 数模方法结
10、合实现脉冲延迟计数器法和存储器法属于数字方法，便于集成，但分辨率难以做高；数控延迟线法属于模拟方法，分辨率可以很高，但动态范围小。为了兼顾动态范围和分辨率两个指标，可以同时采用数字方法和模拟方法，依靠前者扩大动态范围，后者提高分辨率。如 图 4 所示，由数字延迟部分完成延迟量高位部分控制，由模拟延迟部分完成延迟量低位部分控制。这种方法为了达到高分辨率，需要保证“数字延迟”模块时钟与输入脉冲同步，本地时钟可以采用锁相环对输入脉冲倍频产生。此时，倍频后时钟的抖动将影响延迟分辨率。 图 4 数字延迟和模拟延迟结合4 脉宽调整模块上文讲述的几种延迟方法，其输出脉冲宽度一般和输入不一致，为了保证输出脉冲
11、宽度和输入一致，需要进行脉宽调整。脉宽调整的方法分为计数器法和数控延迟线法，以下依次进行介绍。（1） 计数器法原 理 采用高速时钟计数。在输入脉冲上升沿到达时，输出高电平，同时计数器从 0 开始计数，直到计数时间长度等于所需脉冲宽度，输出低电平。由于该方法和延迟模块的计数器法有很多相通之处，此处不再赘述。性 能 作为数字方法，其主要缺点是分辨率无法做得很高。（2） 数控延迟线法 原 理 采用数控延迟线，可以精确实现脉宽调整。仍然以 AD9501 为例，进行脉宽调整时，其接法如 图 5所示。 AD9501 AD9501图 5 数控延迟线实现脉宽调整电路图 5 中，负责脉宽调整的 AD9501 的
12、输入由延迟模块给出，输出反馈到延迟模块的复位端，通过控制 AD9501的数控输入，可以对输出脉冲宽度进行调整。时序如图 6 所示，其中 为 AD9501 的固有延迟， 为 AD9501Trd 2dT的数控延迟。输出脉冲宽度满足* MERGEFORMAT (2)2widthrdT图 6AD9501 Td2+Trd数控延迟线实现脉宽调整时序图性 能 此法优点是分辨率很高，缺点是需要专用芯片，不利于集成。 5 总 结本文对雷达回波模拟器中包络延迟技术的各种方法做了介绍，总结如下：1、当延迟分辨率要求不高时，如果动态范围要求比较大，可以采用存储器法；动态范围比较小时，采用计数器法。前者不需进行脉宽调整，而对于后者，应该采用计数器法进行脉宽调整；2、分辨率要求比较高时，如果所需动态范围不大，采用数控延迟线法实现脉冲延迟，对应的脉宽调整方法也采用数控延迟线法；3、对于分辨率和动态范围指标要求都比较高的场合，采用数模混合的方法实现脉冲延迟，对应的脉宽调整方法采用数控延迟线法。参考文献1 Analog Device.Digitally Programmable Delay Generator AD95012 刘豫晋,廖佳,楚然.连续脉冲信号延迟线的实现.计算机应用,2002;28(9)3 高辉,陈文通,王金祥等.可编程器件在纳秒级多通道数字延迟/脉冲发生器中的应用.分析仪器,2002
