1、计算机组成原理试卷 A一、 选择题（每小题2分，共30分）1 下列数中最小的数是_。A.（100100） 2 B.（43） 8 C.（110010） BCD D.（25） 162 计算机经历了从器件角度划分的四代发展历程，但从系统结构上来看，至今绝大多数计算机仍属于_型计算机。A.实时处理 B.智能化 C.并行 D.冯.诺依曼3 存储器是计算机系统中的记忆设备，它主要用来_。A.存放数据 B.存放程序 C.存放微程序 D.存放数据和程序4 以下四种类型指令中，执行时间最长的是_。A.RR 型指令 B.RS 型指令 C.SS 型指令 D.程序控制指令5. 计算机的外围设备是指_。A.输入/输出设
2、备 B.外存储器C.远程通信设备 D.除了 CPU 和内存以外的其它设备6 堆栈寻址方式中，设 A 为通用寄存器，SP 为堆栈指示器，M SP 为 SP 指示器的栈顶单元，如果操作动作是：（A ）M SP， （SP）-1SP，那么出栈操作的动作应为_。A.（M SP）A， （SP）+1SP B.（SP）+1SP， （M SP）AC.（SP）-1SP， （M SP）A D.（M SP）A， （SP）-1SP7 某寄存器中的值有时是地址，因此只有计算机的_才能识别它。A.译码器 B.判别程序 C.指令 D.时序信号8. 寄存器间接寻址方式中，操作数处在_。A.通用寄存器 B.主存单元 C.程序计数
3、器 D.堆栈9. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是_。A.11001011 B.11010110 C.11000001 D.110010110.不是发生中断请求的条件是_。A.一条指令执行结束 B.一次 I/O 操作结束C.机器内部发生故障 D.一次 DMA 操作结束11.指令系统中采用不同寻址方式的目的主要是_。A 实现存贮程序和程序控制 B 缩短指令长度，扩大寻址空间，提高编程灵活性 C 可以直接访问外存 D 提供扩展操作码的可能并降低指令译码难度12.某 SRAM 芯片，其容量为5128位，除电源和接地端外，该芯片引出线的最小数目应是_。A 23 B 2
4、5 C 50 D 1913.算术右移指令执行的操作是_。A 符号位填0，并顺次右移1 位，最低位移至进位标志位 ；B 符号位不变，并顺次右移1 位，最低位移至进位标志位 ；C 进位标志位移至符号位，顺次右移1位，最低位移至进位标志位 ；D 符号位填1，并顺次右移1 位，最低位移至进位标志位 ；14.在定点运算器中，无论采用双符号位还是单符号位，必须有_，它一般用_来 实现。A 译码电路， 与非门 ； B 编码电路， 或非门 ；C 溢出判断电路 ，异或门 ； D 移位电路， 与或非门 ；15.在 CPU 中跟踪指令后继地址的寄存器是_。A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态
5、条件寄存器二、 填空题（每小题3分，共24分）1 多个用户共享主存时，系统应提供 A_。通常采用的方法是 B_保护和 C_保护，并用硬件来实现。2.虚拟存贮器通常由主存和 A_两级存贮系统组成。为了在一台特定的机器上执行程序，必须把 B_映射到这台机器主存贮器的 C_空间上，这个过程称为地址映射。3.主存与 cache 的地址映射有 A_，B _，C_ 三种方式。4.计算机系统中的存储器分为 A_和 B_。在 CPU 执行程序时，必须将指令存放在 C_中。5. DMA 技术的出现，使得 A_可以通过 B_直接访问 C_。6中断处理过程可以 A_进行。B_的设备可以中断 C_的中断服务程序。7存
6、储器的技术指标有 A_、B_和 C_存储器带宽。8.设8位信息为 01101101则海明校验码为 _。三应用题 1 （6分）CPU 执行一段程序时，cache 完成存取的次数为5000次，主存完成存取的次数为200次。已知 cache 存取周期为40ns，主存存取周期为160ns。求：1Cache 命中率 H，2Cache/主存系统的访问效率 e，3平均访问时间 Ta。2 （9分）已知某16位机的主存采用半导体存贮器，地址码为18位，若使用4K4位 SRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式。问：（1）若每个模板为32K8位，共需几个模块板?（2）每个模块内共有多少片 SR
7、AM 芯片?（3）主存共需多少 SRAM 芯片？CPU 如何选择模块板？3 （8分）指令格式如下所示。OP 为操作码字段，试分析指令格式特点。31 26 22 18 17 16 15 04 （11分）已知 X=20100.11011011，Y=2 100（-0.10101100） ，求 X+Y。5.（6分）简述中断处理过程？6. （6分） CPU 结构如图 B9.1所示，其中有一个累加寄存器 AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。（1） 标明图中四个寄存器的名称。（2） 简述指令从主存取到控制器的数据通路。（3） 简述数据在运算器和主存之间进行存 /取访
8、问的数据通路。图 B9.1（本试题共三大题 29小题 到此结束）选择题答案1 2 3 4 5 6 7 8 9 10 11 12 13 14 15OP 源寄存器 变址寄存器 偏移量本科生期末试卷答案选择题1C 2D 3D 4C 5D 6B 7C 8B9D 10A 11. B 12. D 13. B 14. C 15. B一、 填空题1A存储保护 B存储区域 C访问方式2. A辅存 B逻辑地址 C物理地址 3. A全相联 B直接 C组相联4A内存 B外存 C 内存5A外围设备 BDMA 控制器 C内存6. A嵌套 B优先级高 C 优先级低7A存储容量 B存取时间 C存储周期8. 101100110
9、0111三 应用题 1. 1解： 命中率 H = Nc/（Nc+Nm） = 5000/（5000+200）=5000/5200=0.96 主存慢于 cache 的倍率 R = Tm/Tc=160Ns/40Ns=4访问效率： （）+（）. 平均访问时间 .n2 解：（ 1）由于主存地址码给定18位，所以最大空间为 218=256K，主存的最大容量为256K。现在每个模块板的存贮容量为 32KB，所以主存共需256KB/32KB=8块板。 （3分）（2）每个模块板的存贮容量为32KB，现用4K4位的 SRAM 芯片。每块板采用位并联与地址串联相结合的方式：即用2片 SRAM 芯片拼成4K8位（共8
10、组） ，用地址码的低12位（A 0 A11）直接接到芯片地址输入端，然后用地址码的高3位（A 14 A12）通过 3：8译码器输出分别接到 8组芯片的片选端。共 82=16个 S RAM（3分）（3）根据前面所得，共虚8个模板，每个模板上有16片芯片，故主存共需816=128片芯片（SRAM） 。 （1分）CPU 选择各模块板的方法是：各模块板均用地址码 A0 A14译码，而各模块的选择用地址码最高三位 A17，A 16，A 15通过3：8译码器输出进行选择。 （3分）3解：（1）操作码字段为6位，可指定2 6 = 64种操作，即64条指令。（2）单字长（32）二地址指令。（3）一个操作数在原
11、寄存器（共有16个） ，另一个操作数在存储器中（由变址寄存器内容 +偏移量 决定） ，所以是 RS 型指令。（4）这种指令结构用于访问存储器。4解：为了便于直观理解，假设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，则它们的浮点表示分别为： X 浮 = 00010， 0.11011011 Y 浮 = 00100， 1.01010000（1） 求阶差并对阶：E = E x Ey = Ex补 + - Ey补 = 00010 + 11100 = 11110即 E 为2，x 的阶码小，应使 Mx右移2位，E x加2， X 浮 = 00010， 0.11011011（11）其中（11）表示 Mx
12、右移2位后移出的最低两位数。（2） 尾数和0. 0 0 1 1 0 1 1 0 （11）1. 0 1 0 1 0 1 0 01. 1 0 0 0 1 0 1 0 （11）（3） 规格化处理尾数运算结果的符号位与最高数值位为同值，应执行左规处理，结果为1.00010101（10） ，阶码为00 011。（4） 舍入处理采用0舍1入法处理，则有1. 0 0 0 1 0 1 0 1+ 11. 0 0 0 1 0 1 1 0（5） 判溢出阶码符号位为00，不溢出，故得最终结果为x + y = 2011 (-0.11101010)5. （1） 关中断（2） 保存断点和现场（3） 判别中断源（4） 开中断
13、5） 执行中断服务程序（6） 退出中断6解：（1）a 为数据缓冲寄存器 DR，b 为指令寄存器 IR，c 为主存地址寄存器，d 为程序计数器 PC。（2）主存 M缓冲寄存器 DR指令寄存器 IR操作控制器。(3)存贮器读 ：MDRALUAC 存贮器写 ：ACDRM计算机组成原理试卷 B一.选择题 （每小题2分，共40分）1.目前我们所说的个人台式商用机属于_。A.巨型机 B.中型机 C.小型机 D.微型机2.（2000）10化成十六进制数是_。A （7CD）16 B。 （7D0）16 C。 （7E0）16 D。 （7FO）163.下列数中最大的数是_。A （10011001）2 B。 （227
14、）8 C。 （98）16 D。 （152）104. _表示法主要用于表示浮点数中的阶码。A.原码 B.补码 C.反码 D.移码5.在计算机中，普遍采用的字母与字符编码是_。A. BCD 码 B. 16进制C.格雷码 D. ASC码6.运算器的主要功能是进行_。A.逻辑运算 B.算术运算C.逻辑运算和算术运算 D.只作加法7.存储器是计算机系统中的记忆设备,它主要用来_。A.存放数据 B.存放程序C.存放数据和程序 D.存放微程序8.计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出这种概念的是_。A.巴贝奇 B.冯.诺依曼 C.帕斯卡 D.贝尔9.在 CP
15、U 中，跟踪后继指令地指的寄存器是_。A.指令寄存器 B.程序计数器 C.地址寄存器 D.状态条件寄存器10. CPU 主要包括_。A.控制器 B.控制器、 运算器、cache C.运算器和主存 D.控制器、ALU 和主存11.寄存器间接寻址方式中，操作数处在_。A.通用寄存器 B.程序计数器 C.堆栈 D.主存单元12.以下四种类型指令中，执行时间最长的是_。A. RR 型 B. RS 型 C. SS 型 D.程序控制指令13.算术右移指令执行的操作是_。A符号位填0，并顺次右移1位，最低位移至进位标志位B符号位不变，并顺次右移1位，最低位移至进位标志位C进位标志位移至符号位，顺次右移1位，
16、最低位移至进位标志位D符号位填1，并顺次右移1位，最低位移至进位标志位14.在主存和 CPU 之间增加 cache 存储器的目的是_。A.增加内存容量 B.提高内存可靠性C.解决 CPU 和主存之间的速度匹配问题 D.增加内存容量，同时加快存取速度15.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用_。A堆栈寻址方式 B立即寻址方式 C隐含寻址方式 D间接寻址方式16.指令周期是指_。ACPU 从主存取出一条指令的时间 BCPU 执行一条指令的时间 CCPU 从主存取出一条指令加上执行这条指令的时间 D时钟周期时间17.在指令的地址字段中，直接指出操作数本身
17、的寻址方式，称为_。A.隐含寻址 B.立即寻址 C.寄存器寻址 D.直接寻址18.指令寄存器的作用是_。A.保存当前指令的地址 B.保存当前正在执行的指令C.保存下一条指令 D.保存上一条指令19.计算机的存储器系统是指_。ARAM 存储器 BROM 存储器 C主存储器 D主存储器和外存储器20.某寄存器芯片的存储容量为8K1位，则它的地址线和数据线引脚相加的和为_。A.11 B.12 C.13 D.14二.填空题 （每空1分 ，共19分）1.奔腾 CPU 中，L2级 cache 的内容是 A._的子集，而 B._的内容又是 C._的子集。2.存储 A._并按 B._顺序执行，这是冯.诺依曼型
18、计算机的工作原理。3.主存与 cache 的地址映射有 A_，B_，C_三种方式。4.计算机系统中的存储器分为 A_和 B_。在 CPU 执行程序时，必须将指令存放在 C_中。5存储器的技术指标有 A_、B_和 C_存储器带宽。6.寻址方式按操作数的物理位置不同，多使用 A._型和 B._型，前者比后者执行速度快。7.运算器的两个主要功能是：A._，B._。8 某机字长32位。其中1位符号位，31位表示尾数。若用定点整数表示，则最大正整数为A _。三.应用题 （共41分） 1. 请将十进制数（123.375）转化成二进制数、八进制数、十六进制数。2. 用16k8位的 SRAM 芯片构成64K1
19、6位的存储器，要求画出该存储器的组成逻辑框图。3. 若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K 地址范围内寻找，画出该机器的指令格式。4. CPU 执行一段程序时，cache 完成存取的次数为3800次，主存完成存取的次数为200次，已知 cache 存取周期为50ns，主存为250ns，求 cache /主存系统的效率和平均访问时间。5. 某机字长 32位，常规设计的存储空间32M ，若将存储空间扩至256M，请提出一种可能方案。6. 设x 补 =x0.x1x2xn。 求证：x = -x 0 +xi2-i（本试题共三大题 34小题 到此结束）答题纸一选择题答案
20、1 2 3 4 5 6 7 8 9 1011 12 13 14 15 16 17 18 19 20二填空题答案1 A._ B._ C._2 A._ B._ 3 A._ B._ C._4 A._ B._ C._5 A._ B._ C._6 A._ B._ 7 A._ B._ 8 A._ 试卷答案一.选择题1. D 2. B 3. A 4. D 5. D 6. C 7. C 8. B 9. B 10. B 11. D 12. C 13. B 14. C 15. C 16. C 17. B 18. B 19. D 20. D二.填空题1. A.主存 B. L1级 cache C. L2级 cache
21、2. A.程序 B.地址3. A全相联 B直接 C组相联4A内存 B外存 C内存5A存储容量 B存取时间 C存储周期6. A.RR B.RS7. A.算术运算 B.逻辑运算 8. +(231-1) 四.应用题1.二进制 1111011.011 八进制 173.3 十六进制 7B.3 (9分)2.存储器容量为64K16位，其地址线为16位（A15A0） ，数据线也是16位（D15D0）SRAM 芯片容量为16K8位，其地址线为14位，数据线为8位，因此组成存储器时须字同时扩展。字扩展采用2：4译码器，以16K 为一个模块，共4个模块。位扩展采用两片串接。（8分）3. 操作码需用6位，操作数地址码
22、需用10位。格式如下 （6分）6 10 10 10OP D1 D2 D3OP:操作码6位D1：第一操作数地址，10位D2：第二操作数地址，10位D3：第三操作数地址，10位4 （8分）解 ：命中率 H = Ne /（NC + Nm） = 3800 / (3800 + 200) = 0.95主存慢于 cache 的倍率 ：r = tm / tc = 250ns / 50ns = 5访问效率 ：e = 1 / r + (1 r)H = 1 / 5 + (1 5)0.95 = 83.3%平均访问时间 ：ta = tc / e = 50ns / 0.833 = 60ns1. 5.解：可采用多体交叉存取
23、方案，即将主存分成8个相互独立、容量相同的模块M0，M 1，M 2， M7，每个模块32M32位。它各自具备一套地址寄存器、数据缓冲寄存器，各自以同等的方式与 CPU 传递信息，其组成结构如图 B3.3：图 B3.3CPU 访问8个存贮模块，可采用两种方式：一种是在一个存取周期内，同时访问8个存贮模块，由存贮器控制它们分时使用总线进行信息传递。另一种方式是：在存取周期内分时访问每个体，即经过1 / 8存取周期就访问一个模块。这样，对每个模块而言，从 CPU 给出访存操作命令直到读出信息，仍然是一个存取周期时间。而对 CPU 来说，它可以在一个存取周期内连续访问8个存贮体，各体的读写过程将重叠进行。6（6分）证明：当 x 0时，x 0 = 0，x补 = 0.x1x2xn = xi 2-i=x当 x 0时，x 0= 1，x补 = 1.x1x2xn = 2+x所以 x= 1.x1x2xn- 2 =-1 + 0.x1x2xn= -1 + xi 2-i 综合上述两种情况，可得出：x = -x 0 +xi2-i（补码与真值的关系）
