1、PCB 主线布线规范-LAN 、AUDIO、SATA一、LAN 网络信号线a) LAN 信号线TX：MDI0+、MDI0-、MDI1+、MDI1-。RX：MDI2+ 、MDI2-、MDI3+ 、MDI3-。b) LAN 信号走线规则1差分阻抗：10010%，S/W/S/W/S：20：5 ：7 ：5：20。长度限制：4Inch；2走线层参考地，不跨 Moat，信号 Via 数量一致，Via Count2；3差分线组内误差为5mil。组之间误差为5mil。总长度不超过 4Inch；4四对差分信号走在一起与其他高速信号(USB，CLK ，1394)保持 50mil 以上间距；5 LAN3.3V 工作
2、电压割内层，1.8V 和 1.5V 走线，宽度不小于 50mil，VIA 两个；6所有 POWERPIN（3.3V，1.8V ，1.5V）都有 Bypass 电容一颗，须先经过电容再到电源 PIN，MOSFETCTRLGATE信号走 25mil；7 LAN IC 中间的 GNDPIN 需九颗 Via 到地保证 IC 散热和接地需要，LAN IC 信号 Via 均匀分布在 IC 外侧，避免 Via在 IC 内侧；8 LAN IC 尽量避开 USB 和其他高速信号穿过，Solder Side 铺 LAN 的电源或地铜箔。二、AUDIO 音频信号a) Audio 信号线Digital Signal：
3、Azbitclk、Reset#、Sync、Sdata-out、Sdata-in 、Spidifo。Analog Signal：LINE2-L/R、MIC2-L/R、CD-L/GND/R、MIC1-L/R、LINE1-L/R 、FRONT-OUT-L/R、SURR-L/R 、CEN-OUT、LEF-OUT、PCBEEP。b) Audio 信号走线规则1 Analog Signal：线宽 (W)10mil，间距(S)10mil；2 Digital Signal：线宽(W)5mil，间距(S)10mil；3从南桥拉到 Codec IC 的信号请不要穿叉其他 CLK 时钟信号，信号尽量走在一起间距和宽
4、度要符合 Design Guide要求；4 Azbitclk 属于时钟信号过孔最多为两个，并且远离其他高速信号，间距在 15mil 以上；5所有模拟信号必须参考模拟地，数位信号参考数位地，并且音频模拟信号要远离所有数位信号和地平面的噪声。以及其他高频干扰信号。至少 50mil；6 Codec IC 在电源层(VCC) 和大地层(GND)要分割模拟地(AGND)和数位地(DGND)，VCC 和 GND 层的模拟地面积大小一样，不可与数位地相互重叠，并保持参考地平面干净；7 Codec IC 电源走线宽度最少 30mil，并且远离模拟信号15mil 以上，电源线路最短，不从模拟信号中间穿过，以免干
5、扰到其他信号；8 Ferrite bead 要均匀放置在靠近 Audio Connector，Codec IC，Front Audio，透过 Ferrite bead 直接接到大地，以利于防止其他噪声的干扰。三、SATA 信号a) Serial ATA 信号线TX：TX0+、TX0-、TX1+、TX1-。RX：RX0+、RX0-、 RX1+、RX1-。b) Serial ATA 信号走线规则1 W/S：20：5： 7：5：20 ；2走线参考 GND，不跨切割面；3 Via 数要一致，且控制在两个以内，换层处要加 GND Switching Via；4差分线不要走在 Magnetic devices or ICs， Oscillators，Clock synthesizers， Crystals 下方，并且远离其他高速信号 50mil 以上；5电容靠近 SATA Connector 对称摆放，SATA Connector下方不可有其他信号穿过；6 SATA Connector 周围用 GND 铜箔包围，与其它信号隔开。(TOP，VCC，GND，BOT)。c) SATA 信号线等长规则：1差分线组内误差为5mil2组之间误差为5mil3长度限制：3Inch差分阻抗：10010%。
