1、ASIC 流程与工具（1）ASIC 流程(En)Some notes:1. Definition of front-end2. Lack of FPGA prototype（3）简化流程（4）流程所对应的工具黑体字是实验室用的工具 流程 Synopsys 工具 其他工具需求分析设计规范和划分算法设计 Matlab,C ,C+ 架构设计 Matlab,C,C+,System C RTL 设计 Top-down 输入工具：SUMMIT 的 Visual HDLCadence 的 Renior电路图输入工具：Cadence 的 ComposerViewLogic 的 Viewdraw仿真和验证 Le
2、da-语法检查VCS-Verilog 仿真Scirocco-VHDL 仿真Vera-验证Cadence NC-VerilogVerilog-XLNCSimMentor ModelSim设计整合与验证 Saber-模拟数字混合仿真逻辑综合 Design Compiler Cadence BuildGates静态时序分析 PrimeTime门级仿真 VCS可测性设计 DFT Compiler dftadvisor规划 Astro Encounter,Blast-Fusion, Voltage-storm or redhawk布局 Physical Compiler Encounter, Blast
3、-Fusion时钟树综合 Astro布线 Astro Encounter, Blast-Fusion物理验证 Hercules Calibre(Mentor)提取寄生参数 Star-RCXT静态时序分析 PrimeTime后仿真 VCS流片封装测试等效性检查 FormalityQuestions:Before tape-out,which routine check should be performed for your layout database in 0.18 um process?a.drcb.lvsc.drcb.lower operating voltage;c.lower substrate doping;d.none of the above.
