8 位串入并出移位寄存器电路的设计姓名：林蔼龄学号：1060601007班级：物理系 BTEC 电子信息工程 A 班8 位串入并出移位寄存器电路的设计一、 实验内容用 VHDL 语言实现 8 位串入并出移位寄存器电路的设计。二、 程序建立文本编辑新窗口，在文件编辑窗口中输入如下程序：LIBRARY IEEE;USE IEEE.Std_logic_1164.all;ENTITY text ISPORT (a, b, clr, clock: IN BIT;q : BUFFER BIT_VECTOR(0 TO 7);END text;ARCHITECTURE one OF text ISBEGINPROCESS (a,b,clr,clock)BEGINIF clr = 0 THENq = “00000000“;ELSEIF clockEVENT AND clock = 1THENFOR i IN qRANGE LOOPIF i = 0 THEN q (i) = (a AND b); ELSE Q (i) = q(i-1);END IF;END LOOP;END IF;END IF;END PROCESS;END one;保存本文本。三、 仿真结果建立仿真波形文件，进行时序防震，得到的仿真结果如下图 1 所示：图 1
