Xilinx+CPLD介绍.doc

1、Xilinx CPLD 系列产品1.1 简 介Xilinx CPLD 系列器件包括 XC9500 系列器件、CoolRunner XPLA 和 CoolRunner-系列器件。Xilinx CPLD 器件可使用 Foundation 或 ISE 开发软件进行开发设计，也可使用专门针对 CPLD 器件的 Webpack 开发软件进行设计。1.1.1 XC9500 系列 CPLD 器件Xilinx 公司的 CPLD 器件被广泛地应用在通信系统、网络、计算机系统及控制系统等电子系统中。XC9500 系列 CPLD 器件的 tPD 最快达 3.5ns，宏单元数达 288 个，可用门数达6400 个，系

2、统时钟可达到 200MHz。XC9500 系列器件采用快闪存储技术（ FastFLASH） ，与 E2CMOS 工艺相比，功耗明显降低。XC9500 系列产品均符合 PCI 总线规范；含 JTAG 测试接口电路，具有可测试性；具有在系统可编程（In System Programmable，ISP）能力。XC9500 系列器件分 XC9500 5V 器件、XC9500XL 3.3V 器件和 XC9500XV 2.5V 器件 3种类型，XC9500 系列可提供从最简单的 PAL 综合设计到最先进的实时硬件现场升级的全套解决方案。表 1-1表 1-3 分别列出了 XC9500、XC9500XL 和

3、XC9500XV 系列器件的基本特征。表 1-4表 1-6 则分别列出了 XC9500、XC9500XL 和 XC9500XV 器件的封装和 I/O 引脚数。其中 fCNT 代表 16 位计数器操作频率， fsys 表示一般目标系统设计中生成多重功能块所需的内部操作频率。表 1-1 XC9500 系列器件特征系列器件 XC9536 XC9572 XC95108 XC95144 XC95216 XC95288宏单元 36 72 108 144 216 288可用门数 800 1600 2400 3200 4800 6400寄存器 36 72 108 144 216 288tPD/ns 5 7.5

4、 7.5 7.5 10 15tSU/ns 3.5 4.5 4.5 4.5 6.0 8.0tCO/ns 4.0 4.5 4.5 4.5 6.0 8.0tCNT/MHz（1） 100 125 125 125 111.1 92.2tSYS/MHz（2） 100 83.3 83.3 83.3 66.7 56.6表 1-2 XC9500XL 系列器件特征系列器件 XC9536XL XC9572XL XC95144XL XC95288XL宏单元 36 72 144 288可用门数 800 1600 3200 6400寄存器 36 72 144 2887续表 系列器件 XC9536XL XC9572XL X

5、C95144XL XC95288XLtPD/ns 5 5 5 6tSU/ns 3.7 3.7 3.7 4.0tCO/ns 3.5 3.5 3.5 3.8tSYS/MHz 178 178 178 208表 1-3 XC9500XV 系列器件特征系列器件 XC9536XV XC9572XV XC95144XV XC95288XV宏单元 36 72 144 288可用门数 800 1600 3200 6400寄存器 36 72 144 288tPD/ns 5 5 5 6tSU/ns 3.5 3.5 3.5 4tCO/ns 3.5 3.5 3.5 3.8tSYS/MHz 222 222 222 208

6、输出扩展 1 1 2 4表 1-4 XC9500 CPLD 封装及 I/O 引脚数系列器件 XC9536 XC9572 XC95108 XC95144 XC95216 XC9528844 脚 VQFP 3444 脚 PLCC 34 3448 脚 CSP 3484 脚 PLCC 69 69100 脚 TQFP 72 81 81100 脚 PQFP 72 81 81160 脚 PQFP 108 133 133208HQFP 166 168352 脚 BGA 166 192表 1-5 XC9500XL CPLD 封装及 I/O 引脚数系列器件 XC9536XV XC9572XV XC95144XV

7、XC95288XV44 脚 PLCC 34 3464 脚 VQFP 52100 脚 TQFP 72 81144 脚 TQFP 117 117208 脚 TQFP 7248 脚 CSP 36 38144 脚 CSP 117256 脚 BGA 1928表 1-6 XC9500XV CPLD 封装及 I/O 引脚数（不包括 4 个专用 JTAG 引脚）系列器件 XC9536XL XC9572XL XC95144XL XC95288XL44 脚 PLCC 34 3464 脚 VQFP 36 52100 脚 TQFP 72 81144 脚 TQFP 117 117208 脚 TQFP 16848 脚 C

8、SP 36 38144 脚 CSP 117256 脚 BGA 192XC9500 系 列 产 品 采 用 第 二 代 “支 持 ISP”的 引 脚 锁 定 结 构 ， 它 拥 有 一 个 54bit 输 入 函 数块 ， 使 用 户 可 以 在 进 行 多 种 改 变 的 同 时 保 持 输 出 引 脚 固 定 。 这 个 特 点 给 设 计 带 来 了 灵 活 性 ，如 时 钟 完 全 受 控 。 既 可 以 对 每 个 宏 单 元 作 输 出 使 能 反 转 ， 也 可 对 个 别 的 乘 积 项 时 钟 作 使 能 反转 。XC9500XL 和 XC9500XV 器件为低电压、低功耗的

9、CPLD 器件，使用 XC9500XV 器件可以比 XC9500 器件节省 75%的功率，同时成本也大大降低。低电压不仅具有最佳的系统性能，同时确保灵活性和布通率，可以很方便地设计出工作频率近 200MHz 的快速同步DRAM 控制器以及与微处理器配合更紧密的接口。与 XC9500 相比，XC9500XL 和 XC9500XV 除具有速度优势外，性能也增强了许多。它增加了用于动态噪声控制的输入滞后功能，还增加了一条支持改进的互连测试的 JTAGQ钳位指令。XC9500 系列器件主要有以下几个特点。（1）高密度：XC9500 系列器件内有 36288 个宏单元（每个宏单元内有一个寄存器） ，80

10、06400 个等效门，封装引脚 44352 个。（2）高性能：XC9500 系列器件所有信号都有相同的延时，而与其路径无关。其引脚到引脚的传输时间 tPD 最快可达 3.5ns，相应的计数器频率 fCNT 可达 125MHz。XC9500XL CPLD 器件 tPD 最快可达 4ns，相应的计数器频率 fCNT 可达 200MHz。（3）系统内编程：所有 XC9500 系列器件均含有 JTAG 测试接口电路，具有 5V 或3.3V 系统内编程（ISP）能力，且达到最小 1 万次编程/ 擦除次数。系统内编程通过边界扫描测试引脚进行。（4）快速闪存技术：所有 XC9500 系列器件均采用先进的 C

11、MOS 0.35m FastFlash 技术，比 E2CMOS 工艺功耗明显降低。（5）5V 和 3.3V 工作电压混合模式：XC9500 系列器件可在 5V 正常电压和 3.3V 的低电压条件下安全工作。低电压器件 XC9500XL CPLD 具有比 XC9500 CPLD 更高的性能，其输出电压为 3.3V 或 2.5V，其 I/O 引脚可接受 5V、3.3V 和 2.5V 的电压输入。这两种器件均可安全地工作在混合电压系统中。XC9500XL CPLD 器件的输出可作为 XC9500 CPLD 器件的输入，而 XC9500 CPLD 型器件的输出也可作为 XC9500XL CPLD 型器

12、件的输入。（6）保密和抗干扰：XC9500 器件包含先进的数据保密特性，它可以完整保护编程数据不被非法读取和擦除。表 1-7 所示为 4 个不同的可用保密设置。写入保密位提供附加的保护，防止用户偶然的摒除器件或重新编程。除保密特性外，XC9500 CPLD 系列器件的每个9I/O 都有一个可编程输出摆率控制位，从而可减少系统噪声。10表 1-7 数据保密选择读取保密写入保密 默认 设置默认 读取允许编程/擦除允许 读取禁止编程/擦除允许设置 读取允许编程/擦除允许 读取禁止编程/擦除允许（7）驱动负载能力强：XC9500 CPLD 的每个输入/输出端口的负载电流可达 24mA，与 Lattic

13、e 公司的 CPLD 相比，其负载能力更强，可直接驱动 LED 显示而无须附加驱动电路。（8）增强引脚锁定功能：XC9500 系列器件的结构特性注重系统内编程的要求，增强的引脚锁定功能可以避免重做昂贵的印制电路板。1.1.2 CoolRunner 系列 CPLD 器件Xilinx CoolRunner 系列 CPLD 器件分 CoolRunner-系列和 CoolRunner XPLA 3 系列器件。1999 年 8 月，Xilinx 收购了 Philips 的 CoolRunner 生产线并开始提供 XPLA（eXtenden Programmable Logic Array，加强型可编程逻

14、辑阵列）系列器件，如表 1-8 所示。表 1-8 XPLA 系列器件基本特性器件类型 宏单元 tPD/ns 系统时钟/MHz I/O 引脚数XCR3032A（3V）XCR5032A（5V） 32 6.0 111 32（PLCC44 、VQFP44）XCR3064A（3V）XCR5064A（5V） 64 7.5 10532（PLCC44 、VQFP44）、64（BGA56、VQFP100 ）加强型XPLAXCR3128A（3V）XCR5128A（5V） 128 7.5 9580（VQFP100）、96（TQFP128）XCR3320A（3V） 320 7.5 100 112（TQFP160）、1

15、92（BGA256）XPLA2XCR3960A（3V） 960 7.5 100 384（BGA492）XCR3032XL 32 5 200 32（VQFO44、CSP48 ）XCR3064XL 64 6 167 32（VQFP44）、44（CSP56）、64（VQFP100）XCR3128XL 128 6 167 80（VQFP100）、104（CSP144、VQFP144）XCR3256XL 256 7.5 133 104（TQFP144）、160（208PQFT、 280CSP）XPLA3XCR3384XL 384 7.5 133 216（CSP280）XPLA 系列器件包括加强型器件、X

16、PLA2 器件和 XPLA3 器件，其显著特点是高速度和低功耗，特别适合应用于手持、移动等功耗要求较低的设备，如 PDA、笔记本电脑、移动电话等。表 1-8 列出了 XPLA 系列器件的基本特性。11下面以 XPLA 器件为例，说明 XPLA 系列器件的主要特点。（1）高密度：器件含有 34382 个宏单元。（2）高性能：器件所有信号都有相同的延时，与其路径无关。t PD 最快可达 4ns。（3）低功耗：完整的 CMOS 结构，采用 FZP（Fast Zero Power）技术，器件静态电流100A，正常工作时也比其他公司的 CPLD 小 50%67%。（4）总线友好 I/O：无须外接上拉电阻

17、， 3.3V 工作电压，可接受 5V I/O 信号。（5）在系统可编程：所有器件具有在系统可编程特性，可达 1 万次编程/擦除次数。（6）多时钟：多时钟资源使设计更方便。Xilinx CoolRunnerTM-CPLD 器件提供高运算速度，易于与 XC9500/XL/XV 系列 CPLD联合使用。在单一 CPLD 里，消耗极低的功率可实现 XPLA3TM 系列多功能性。这一点意味着通过系统内可编程功能使得原来同一部分可被用作数据高速通信、计算系统以及使得便携式产品达到其领先技术水平。功率的低功耗和运算的高速度结合于同一器件中，使得运用更容易、花费更有效。已经获得 Xilinx 专利的 FZP（

18、Fast Zero PowerTM）结构提供固有的低功率性能，而不需要任何专门的设计措施。Clocking 技术和其他的能量节省特性延伸了用户的功率预算。目前，ISE 4.1、WebFITTER 和 ISE Webpack 均支持这一设计特性。表 1-9 给出了 CoolRunner-CPLD 系列器件的宏单元数和关键时间参数。表 1-10 则详细描述了CoolRunner- CPLD 系列器件的高级特性。而表 1-11 为 CoolRunner-CPLD 包及提供相应的 I/O 数。表 1-9 CoolRunner-II CPLD 系列器件参数系列器件 XC2C32 XC2C64 XC2C1

19、28 XC2C256 XC2C384 XC2C512宏单元 32 64 128 256 384 512最大 I/O 33 64 100 184 240 270tPD/ns 3.5 4.0 4.5 5.0 5.5 6.0tSU/ns 1.7 2.0 2.1 2.2 2.3 2.4tCO/ns 2.8 3.0 3.4 3.8 4.2 4.6tSYS/MHz 333 270 263 238 217 217表 1-10 CoolRunner-II CPLD 系列器件特性系列器件 XC2C32 XC2C64 XC2C128 XC2C256 XC2C384 XC2C512IEEE 1532 I/O 扩展

20、1 1 2 2 4 4时钟分频 时钟倍频 数据门 LVTTL LVCMOS33,25,18和 1.5VI/O SSTL2-1 SSTL3-1 HSTL-1 配置地 四重数据安全 12开漏输出 热插拔 表 1-11 CoolRunner-II CPLD 包及相应的 I/O 数系列器件 XC2C32 XC2C64 XC2C128 XC2C256 XC2C384 XC2C512PC44 33 33VQ44 33 33CP56 33 45VQ100 64 80 80CP132 100 106TQ144 100 118 118PQ208 173 173 173FT256 184 212 212FG324

21、 240 2701.2 XC9500 系列器件的 结构XC9500 系列器件（XC9500、XC9500XL、XC9500XV）在结构上基本相同，如图 1-1所示。图 1-1 XC9500 系列结构13每个 XC9500 器件是由一个多功能块 FB（Function Block）和输入/ 输出块 IOB 组成，并有一个开关矩阵 FastCONNECT 完全互连的子系统。每个 FB 提供具有 36 个输入和 18 个输出的可编程逻辑；IOB 则提供器件输入和输出的缓冲；FastCONNECT 开关矩阵将所有输入信号及 FB 的输出连到 FB 的输入端。对于每个 FB，有 1218 个输出（取决于

22、封装的引脚数）及相关的输出使能信号直接驱动 IOB。在图 1-1 中，功能块输出线中的粗线直接驱动IOB。1功能块如图 1-2 所示，每个功能块 FB 由 18 个独立的宏单元组成，每个宏单元可实现一个组合电路或寄存器的功能。FB 除接收来自 FastCONNECT 的输入外，还接收全局时钟、输出使能和复位/置位信号。FB 产生驱动 FastCONNECT 开关矩阵的 18 个输出，这 18 个信号和相应的输出使能信号也驱动 IOB。图 1-2 XC9500 系列功能模块FB 的逻辑是利用一个积之和的表达式（即与或阵列）来实现的。36 个输入连同其互补信号共 72 个信号（对 XC9500XL

23、 器件来说是 54 个输入连同其互补信号共 108 个信号）在可编程与阵列中可形成 90 个乘积项。乘积项分配器则将这 90 个乘积项的任何数目分配到每个宏单元。每个 FB 支持局部反馈通道，它允许任何数目的 FB 输出驱动到它本身的可编程与阵列，而不是输出到 FB 的外部。这一特性便于实现非常快速的计数器或状态机功能，因为所有的状态寄存器都在同一个 FB 之内。2宏单元XC9500 器件的每个宏单元（Macrocell ）可以单独配置成组合或寄存的功能，宏单元和相应的 FB 逻辑如图 1-3 所示。与阵列中的 5 个直接乘积项用作原始的数据输入。用 OR 或 XOR 门来实现组合功能，它们也

24、可用作时钟、复位/置位和输出使能的控制输入。乘积项分配器的功能与每个宏单元14如何选择利用这 5 个直接乘积项有关。宏单元的寄存器可以配置成 D 触发器或 T 触发器，也可以被旁路（即该寄存器被忽略） ，从而使宏单元只作为组合逻辑使用。每个寄存器均支持非同步的复位与置位，在加电期间，所有的用户寄存器都被初始化为用户定义的预加载状态（默认值为 0） 。图 1-3 XC9500 功能模块内的宏所有的全局控制信号，包括时钟、复位/置位和输出使能信号对每个单独的宏单元都是有效的。如图 1-4 所示，宏单元寄存器的时钟来源于三个全局时钟的任意一个或乘积项时钟。GCK 及 / 可以在器件内直接使用。GSR 输入被提供用来允许置位用户寄存器到用户定GCK义的状态。15图 1-4 宏单元时钟和复位/置位性能3乘积项分配器乘积项分配器 PT（Product Term）控制 5 个直接的乘积项如何分配到每个指定单元，例如，所有 5 个直接项可以驱动 OR 函数，如图 1-5 所示。图 1-5 使用直接乘积项的宏单元逻辑乘积项分配器可以重新分配 FB 内其他的乘积项来增加宏单元的逻辑能力，它允许超过5 个直接乘积项，这就要求附加乘积项的任何宏单元可以存取 FB 内其他宏单元中独立的乘积项。每个宏单元可最多有 15 个乘积项，此时将增加一个小的延时 tPTA ，如图 1-6 所示。