1、Recent Research Progresses in Zhejiang University,Xiaolang Yan,Outline,IntroductionDesign For ManufactureFormal VerificationSoC and Platform Design,Introduction,Recent R&D ActivitiesResearch in the ICSOC frameworkResearch supported by various fundingR&D in joint labs with Samsung and National Semico
2、nductorIndustrial co-operationsRecent Educational ActivitiesA series of short courses given by 8 professors from U.S., in IC training center in HangzhouJoint master and Ph.D. programs with Royal Institute of Technology, Sweden (KTH),Design For Manufacture,Lithographic ModelingNew OPC MethodsFull-Chi
3、p PSM Processing ToolManufacturing Pattern VerificationDFM of Standard CellsNew Processes Development,Lithographic Modeling,New Test Structure Generation ToolScript-driven automatic layout generationTesting for various physical settingsPrepared for fine model characterization130nm, 90nm Lithographic
4、 Model FittingWell-matched results with measurements obtained,Content-Driven OPC Method,Content-Driven Dissection and CorrectionProcessing emphasis is put on functional parts such as channelsNew Dissection Method for Frugal OPCDistortion is measured as one criterion for edge dissection,Full-chip PSM
5、 processing,Phase Shifter Insertion and Phase Assignment on Full Chip Level Red/Blue: phase shifter with 0/180 phases,Sub-100nm Standard Cell Designs,Sub-100nm Standard Cell DFM Flow and Real Design CasesTrial OPC, trial PSM steps are added in the design flowLithographic simulation is performed to a
6、nalyze the manufacturability of designed cells in different environment settingsCells are being verified in test circuitries on test chips. A 90nm DFF designed with good manufacturability,Test patterns zoomed-in,2D Patterns,SARFs,1D Patterns,Cells and testing circuitries,8 bit Counter,8 bit Adder,Ta
7、pe-out,Formal Verification,Verification-Oriented SynthesisCombinational Equivalence CheckingSequential Equivalence Checking with Retimed CircuitsIntegrated Arithmetic Verification Based on Abstraction Refinement,Combinational / Sequential EC,Using CEC to Verify Sequential DesignNew Algorithms for Re
8、timed Circuit are in Researching,Arithmetic Verification,Arithmetic Verification Based on Abstraction RefinementTo translate Verilog to abstract-level languages such as CLU, SVCDatapath abstraction methodsModeling the Datapath Element by,ILP constraintsPresburger arithmeticNew Hybrid Approaches in C
9、LU Can Be Verified in UCLID(from CMU),SoC and Platform Design,Embedded CPU Design and Its Development PlatformCPU core designMCU and core-centric applications designCo-design platform and full software development platformNew DSP Core DesignCPU + DSP structureDevelopment platforms+FPGA,32-bit embedd
10、ed CPU,7 Pipeline StagesHigh Instruction DensityReal-Time Response SchemeCK520 Enhanced VersionHi-speed I-cache/D-cacheMemory protection64 bit DSP instructionFreq. 250MHz,2003年中国集成电路市场创下了41.0%的惊人增长率，成为全球市场的最亮点,Source：CCID Consulting,中国集成电路市场规模,99-03 CAGR：39.4%,Growth Rate Y/Y,Revenue:100M RMB,由于产业升级
11、导致需求结构向高端转变，从而带动整体市场规模的进一步扩大,模拟器件,MOS逻辑器件,MCU,嵌入式CPU,通用CPU,DSP,DRAM,FLASH,SRAM,其他,2074,1471,单位：亿元人民币,中国集成电路市场产品结构变化,CPU及存储芯片需求旺盛带动市场快速发展,2003年中国集成电路市场产品结构,整体市场规模：2074亿元,42.7%,75.2%,35.9%,同比增长,75.3%,67.7%,26.1%,27.9%,26.6%,13.7%,27.3%,台湾与国内半导体产业发展历程比较,19651973IC产业链只有封装政府提供优惠税收补贴吸引国外投资者政府成立电子研究所和半导体实验
12、室,19741984政府鼓励美国公司转让技术新竹工业园成立派团队到美国RC经A取,19841988UMC转型晶片代工成立IC设计孵化中心,TSMC及台湾光罩成立电子所人员创业成立多家IC设计公司,1989現在在美国海归派纷纷返台与海外公司技术合作IC产业链成型,19951998政府提供优惠税收补贴吸引国外投资者上海张江高科技园区成立ST、现代封装厂及上海杜邦光罩厂成立,19982002测试、封装及IC设计公司陆续成立中芯、宏力等台资晶片厂在上海成立最大封装厂“长江电子”成立,2003現在中芯、华润上海陆续上市苏州河舰、宁波中纬、台积电等晶片厂陆续成立,准备时期,播种时期,开花时期,发展时期,台
13、湾,国内,资料来源:DIR、Digitimes Research, 2004/9,2004年IC设计行业调研汇总表,国家集成电路设计产业化基地建设,批准建设上海、北京、深圳、无锡、杭州、西安、成都7个产业化基地。孵小：产业化基地的关键是设计企业孵化器，已有近150家企业落户孵化器内。扶强：产业化基地扶持所在地的集成电路设计单位，大型电子整机厂的IC设计部门。引外：产业化基地吸引海外留学人员回国创业，吸引跨国公司设立集成电路设计研发部门。产业化基地是人才培养，技术平台，新品开发，企业成长、国际合作的集聚地产业化基地是集中国家资源（人才、资金、装备）推进我国集成电路设计业的基础环境建设。,北大众志
14、系列：由专项重点支持的多款CPU已研制成功，国产网络计算机已市场推广。龙芯系列： “龙芯”CPU产品已成功用于网络计算机，并与海尔集团等结成产业链，开发数字化3C产品。C*Core系列：210、310、510已分别得到验证，32位RISC嵌入式平台开发完成，60多家单位成立了C*Core产业上海交大汉芯DSP：使用中芯国际0.18微米工艺设计的16位24位 32位DSP芯片,制造、封装、测试均在上海张江完成。中科院微电子所Co-Star DSP,“华夏网芯”系列系统芯片,由四川南山之桥微电子有限公司研制，是国内颇具竞争力的一流集成电路设计团队。三大产品线：“华夏网芯”系列以太网路由器、交换机系
15、统芯片（SOC）Xwall系列集成防火墙、路由、交换功能的单一芯片“蓝凤凰”系列网关杀毒芯片、URL过滤芯片、垃圾邮件过滤芯片、VPN芯片等。,“COMIPTM”系统芯片,由大唐微电子技术有限公司研制。该芯片综合考虑了未来通信整机产业各项技术的发展趋势，率先提出并倡导的基于多项专利技术的多处理机协同运算、可再编程、可再配置的新型SoC设计平台。其设计思想先进，性能卓越并在大唐微电子拥有自主知识产权的可视电话、娱乐宝等产品上成功应用，它能够适用于消费类电子、无线通信、移动通信和固网通信等多个技术领域。,教育部、科技部建立国家集成电路人才培养基地是我国科教工作的一大创新,2003年1月，教育部科技部决定在国内有相对优势的高校建立国家级集成电路人才培养基地。2003年7月，教育部科技部批准在北大、清华、浙大、复旦、西电、交大、东南、成电、华中科大建设国家级集成电路人才培养基地。坚持教育创新与科技创新，与创一流学科相结合，与国家集成电路设计产业化基地相互动，以人为本，产学结合，走紧密型国际化道路。目标：至2010年，培养高层次集成电路设计人才4万人，工艺人才1万人。为我国的集成电路设计与制造进入世界第一方阵提供高素质人才保证。,国家集成电路人才培养体系,Thank you!,
