1、第一部分：基础篇（该部分共有试题 8 题,为必答题，每位应聘者按自己对问题的理解去回答，尽可能多回答你所知道的内容。若不清楚就写不清楚） 。1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS 、 MCU、RISC 、 CISC、DSP、ASIC、FPGA 等的概念） 。数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。模拟信号，是指幅度随时间连续变化的信号。例如，人对着话筒讲话，话筒输出的音频电信号就是模拟信号，收音机、收录机、音响设备及电视机中接收、放大的音频信号、电视信号，也是模拟信号。
2、数字信号，是指在时间上和幅度上离散取值的信号，例如，电报电码信号，按一下电键，产生一个电信号，而产生的电信号是不连续的。这种不连续的电信号，一般叫做电脉冲或脉冲信号，计算机中运行的信号是脉冲信号，但这些脉冲信号均代表着确切的数字，因而又叫做数字信号。在电子技术中，通常又把模拟信号以外的非连续变化的信号，统称为数字信号。FPGA 是英文 FieldProgrammable Gate Array 的缩写，即现场可编程门阵列，它是在 PAL、GAL、EPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编
3、程器件门电路数有限的缺点。2、你认为你从事研发工作有哪些特点？3、基尔霍夫定理的内容是什么？ 基尔霍夫电流定律: 流入一个节点的电流总和等于流出节点的电流总和。基尔霍夫电压定律: 环路电压的总和为零。欧姆定律: 电阻两端的电压等于电阻阻值和流过电阻的电流的乘积。4、描述你对集成电路设计流程的认识。5、描述你对集成电路工艺的认识。把电路所需要的晶体管、二极管、电阻器和电容器等元件用一定工艺方式制作在一小块硅片、玻璃或陶瓷衬底上，再用适当的工艺进行互连，然后封装在一个管壳内，使整个电路的体积大大缩小，引出线和焊接点的数目也大为减少。集成的设想出现在 50 年代末和 60 年代初，是采用硅平面技术和
4、薄膜与厚膜技术来实现的。 电子集成技术按工艺方法分为以硅平面工艺为基础的单片集成电路、以薄膜技术为基础的薄膜集成电路和以丝网印刷技术为基础的厚膜集成电路。 单片集成电路工艺 利用研磨、抛光、氧化、扩散、光刻、外延生长、蒸发等一整套平面工艺技术，在一小块硅单晶片上同时制造晶体管、二极管、电阻和电容等元件，并且采用一定的隔离技术使各元件在电性能上互相隔离。然后在硅片表面蒸发铝层并用光刻技术刻蚀成互连图形，使元件按需要互连成完整电路，制成半导体单片集成电路。随着单片集成电路从小、中规模发展到大规模、超大规模集成电路，平面工艺技术也随之得到发展。例如，扩散掺杂改用离子注入掺杂工艺；紫外光常规光刻发展到
5、一整套微细加工技术，如采用电子束曝光制版、等离子刻蚀、反应离子铣等；外延生长又采用超高真空分子束外延技术；采用化学汽相淀积工艺制造多晶硅、二氧化硅和表面钝化薄膜；互连细线除采用铝或金以外，还采用了化学汽相淀积重掺杂多晶硅薄膜和贵金属硅化物薄膜，以及多层互连结构等工艺。 薄膜集成电路工艺 整个电路的晶体管、二极管、电阻、电容和电感等元件及其间的互连线,全部用厚度在 1 微米以下的金属、半导体、金属氧化物、多种金属混合相、合金或绝缘介质薄膜，并通过真空蒸发工艺、溅射工艺和电镀等工艺重叠构成。用这种工艺制成的集成电路称薄膜集成电路。 薄膜集成电路中的晶体管采用薄膜工艺制作, 它的材料结构有两种形式：
6、薄膜场效应硫化镉和硒化镉晶体管，还可采用碲、铟、砷、氧化镍等材料制作晶体管；薄膜热电子放大器。薄膜晶体管的可靠性差，无法与硅平面工艺制作的晶体管相比，因而完全由薄膜构成的电路尚无普遍的实用价值。 实际应用的薄膜集成电路均采用混合工艺，也就是用薄膜技术在玻璃、微晶玻璃、镀釉或抛光氧化铝陶瓷基片上制备无源元件和电路元件间的互连线，再将集成电路、晶体管、二极管等有源器件的芯片和不便用薄膜工艺制作的功率电阻、大电容值的电容器、电感等元件用热压焊接、超声焊接、梁式引线或凸点倒装焊接等方式组装成一块完整电路。 厚膜集成电路工艺 用丝网印刷工艺将电阻、介质和导体涂料淀积在氧化铝、氧化铍陶瓷或碳化硅衬底上。淀
7、积过程是使用一细目丝网，制作各种膜的图案。这种图案用照相方法制成，凡是不淀积涂料的地方，均用乳胶阻住网孔。氧化铝基片经过清洗后印刷导电涂料，制成内连接线、电阻终端焊接区、芯片粘附区、电容器的底电极和导体膜。制件经干燥后，在 750950 间的温度焙烧成形，挥发掉胶合剂，烧结导体材料，随后用印刷和烧成工艺制出电阻、电容、跨接、绝缘体和色封层。有源器件用低共熔焊、再流焊、低熔点凸点倒装焊或梁式引线等工艺制作，然后装在烧好的基片上，焊上引线便制成厚膜电路。厚膜电路的膜层厚度一般为 740 微米。用厚膜工艺制备多层布线的工艺比较方便，多层工艺相容性好，可以大大提高二次集成的组装密度。此外，等离子喷涂、
8、火焰喷涂、印贴工艺等都是新的厚膜工艺技术。与薄膜集成电路相仿，厚膜集成电路由于厚膜晶体管尚不能实用，实际上也是采用混合工艺。 单片集成电路和薄膜与厚膜集成电路这三种工艺方式各有特点，可以互相补充。通用电路和标准电路的数量大，可采用单片集成电路。需要量少的或是非标准电路，一般选用混合工艺方式，也就是采用标准化的单片集成电路，加上有源和无源元件的混合集成电路。厚膜、薄膜集成电路在某些应用中是互相交叉的。厚膜工艺所用工艺设备比较简易，电路设计灵活，生产周期短，散热良好，所以在高压、大功率和无源元件公差要求不太苛刻的电路中使用较为广泛。另外，由于厚膜电路在工艺制造上容易实现多层布线，在超出单片集成电路
9、能力所及的较复杂的应用方面，可将大规模集成电路芯片组装成超大规模集成电路，也可将单功能或多功能单片集成电路芯片组装成多功能的部件甚至小的整机。 单片集成电路除向更高集成度发展外，也正在向着大功率、线性、高频电路和模拟电路方面发展。不过,在微波集成电路、较大功率集成电路方面，薄膜、厚膜混合集成电路还具有优越性。在具体的选用上，往往将各类单片集成电路和厚膜、薄膜集成工艺结合在一起，特别如精密电阻网络和阻容网络基片粘贴于由厚膜电阻和导带组装成的基片上，装成一个复杂的完整的电路。必要时甚至可配接上个别超小型元件，组成部件或整机。6、你知道的集成电路设计的表达方式有哪几种？集 成 电 路 设 计 的 流
10、 程 一 般 先 要 进 行 软 硬 件 划 分 ， 将 设 计 基 本 分 为 两 部 分 ： 芯 片 硬 件 设 计 和 软 件 协同 设 计 。 芯 片 硬 件 设 计 包 括 ： 1 功 能 设 计 阶 段 。 设 计 人 员 产 品 的 应 用 场 合 ， 设 定 一 些 诸 如 功 能 、 操 作 速 度 、 接 口 规 格 、 环 境 温 度 及 消 耗 功 率 等 规 格 ， 以 做 为 将 来 电 路 设 计 时 的 依 据 。 更 可 进 一 步 规 划 软 件 模 块 及 硬 件 模 块 该 如 何 划 分 ， 哪 些 功 能 该 整 合 于 SOC 内 ， 哪 些 功
11、能 可 以 设 计 在 电 路 板 上 。 2 设 计 描 述 和 行 为 级 验 证 能 设 计 完 成 后 ， 可 以 依 据 功 能 将 SOC 划 分 为 若 干 功 能 模 块 ， 并 决 定 实 现 这 些 功 能 将 要 使 用 的 IP 核 。 此 阶 段 将 接 影 响 了 SOC 内 部 的 架 构 及 各 模 块 间 互 动 的 讯 号 ， 及 未 来 产 品 的 可 靠 性 。 决 定 模 块 之 后 ， 可 以 用 VHDL 或 Verilog 等 硬 件 描 述 语 言 实 现 各 模 块 的 设 计 。 接 着 ， 利 用 VHDL 或 Verilog 的 电 路
12、 仿 真 器 ， 对 设 计 进 行 功 能 验 证 （ function simulation， 或 行 为 验 证 behavioral simulation） 。 注 意 ， 这 种 功 能 仿 真 没 有 考 虑 电 路 实 际 的 延 迟 ， 但 无 法 获 得 精 确 的 结 果 。 3 逻 辑 综 合 确 定 设 计 描 述 正 确 后 ， 可 以 使 用 逻 辑 综 合 工 具 （ synthesizer） 进 行 综 合 。 综 合 过 程 中 ， 需 要 选 择 适 当 的 逻 辑 器 件 库 （ logic cell library） ， 作 为 合 成 逻 辑 电 路
13、时 的 参 考 依 据 。 硬 件 语 言 设 计 描 述 文 件 的 编 写 风 格 是 决 定 综 合 工 具 执 行 效 率 的 一 个 重 要 因 素 。 事 实 上 ， 综 合 工 具 支 持 的 HDL 语 法 均 是 有 限 的 ， 一 些 过 于 抽 象 的 语 法 只 适 于 做 为 系 统 评 估 时 的 仿 真 模 型 ， 而 不 能 被 综 合 工 具 接 受 。 逻 辑 综 合 得 到 门 级 网 表 。 4 门 级 验 证 （ Gate-Level Netlist Verification） 门 级 功 能 验 证 是 寄 存 器 传 输 级 验 证 。 主 要 的
14、 工 作 是 要 确 认 经 综 合 后 的 电 路 是 否 符 合 功 能 需 求 ， 该 工 作 一 般 利 用 门 电 路 级 验 证 工 具 完 成 。 注 意 ， 此 阶 段 仿 真 需 要 考 虑 门 电 路 的 延 迟 。 5 布 局 和 布 线 布 局 指 将 设 计 好 的 功 能 模 块 合 理 地 安 排 在 芯 片 上 ， 规 划 好 它 们 的 位 置 。 布 线 则 指 完 成 各 模 块 之 间 互 连 的 连 线 。 注 意 ， 各 模 块 之 间 的 连 线 通 常 比 较 长 ， 因 此 ， 产 生 的 延 迟 会 严 重 影 响 SOC 的 性 能 ， 尤
15、 其 在 0.25 微 米 制 程 以 上 ， 这 种 现 象 更 为 显 著 。 模 拟 集 成 电 路 设 计 的 一 般 过 程 ： 1.电 路 设 计 依 据 电 路 功 能 完 成 电 路 的 设 计 。 2.前 仿 真 电 路 功 能 的 仿 真 ， 包 括 功 耗 ， 电 流 ， 电 压 ， 温 度 ， 压 摆 幅 ， 输 入 输 出 特 性 等 参 数 的 仿 真 。 3.版 图 设 计 （ Layout） 依 据 所 设 计 的 电 路 画 版 图 。 一 般 使 用 Cadence 软 件 。 4.后 仿 真 对 所 画 的 版 图 进 行 仿 真 ， 并 与 前 仿 真
16、比 较 ， 若 达 不 到 要 求 需 修 改 或 重 新 设 计 版 图 。 5.后 续 处 理 将 版 图 文 件 生 成 GDSII 文 件 交 予 Foundry 流 片 。7、描述一个交通信号灯的设计。8、我们将研发人员分为若干研究方向，对协议和算法理解（主要应用在网络通信、图象语音压缩方面） 、电子系统方案的研究、用 MCU、 DSP 编程实现电路功能、用 ASIC 设计技术设计电路（包括 MCU、DSP 本身） 、电路功能模块设计（包括模拟电路和数字电路） 、集成电路后端设计（主要是指综合及自动布局布线技术） 、集成电路设计与工艺接口的研究。你希望从事哪方面的研究？（可以选择多个
17、方向。另外，已经从事过相关研发的人员可以详细描述你的研发经历） 。第二部分：专业篇（根据你选择的方向回答以下你认为相关的专业篇的问题。一般情况下你只需要回答五道题以上，但请尽可能多回答你所知道的，以便我们了解你的知识结构及技术特点。 ）1、请谈谈对一个系统设计的总体思路。针对这个思路，你觉得应该具备哪些方面的知识？2、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x 为 4 位二进制整数输入信号。y 为二进制小数输出，要求保留两位小数。电源电压为 35v 假设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。3、简单描述一个单片机系统的主要组成
18、模块，并说明各模块之间的数据流流向和控制流流向。简述单片机应用系统的设计原则。4、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有，也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途。5、画出 8031 与 2716（2K*8ROM）的连线图，要求采用三- 八译码器，8031 的 P2.5,P2.4 和 P2.3 参加译码，基本地址范围为 3000H-3FFFH。该 2716 有没有重叠地址？根据是什么？若有，则写出每片 2716 的重叠地址范围。6、用 8051 设计一个带一个 8*16 键盘加驱动八个数码管（共阳）的原理图。7、PCI 总线的含义是什么？P
19、CI 总线的主要特点是什么？8、请简要描述 HUFFMAN 编码的基本原理及其基本的实现方法。9、说出 OSI 七层网络协议中的四层（任意四层） 。由下至上为 1 至 7 层，分别为: 应用层(Application layer) 表示层(Presentation layer) 会话层(Session layer) 传输层(Transport layer) 网络层(Network layer) 数据链路层(Data link layer) 物理层(Physical layer)10、中断的概念？简述中断的过程。11、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。12、要用一
20、个开环脉冲调速系统来控制直流电动机的转速，程序由 8051 完成。简单原理如下：由 P3.4 输出脉冲的占空比来控制转速，占空比越大，转速越快；而占空比由 K7-K0 八个开关来设置，直接与 P1 口相连（开关拨到下方时为“0“，拨到上方时为“1“，组成一个八位二进制数 N） ，要求占空比为 N/256。下面程序用计数法来实现这一功能，请将空余部分添完整。MOV P1，#0FFHLOOP1 ：MOV R4，#0FFH-MOV R3 ，#00HLOOP2 ：MOV A，P1-SUBB A，R3JNZ SKP1-SKP1 ：MOV C，70HMOV P3.4 ，CACALL DELAY ：此延时子
21、程序略-AJMP LOOP113、用你熟悉的设计方式设计一个可预置初值的 7 进制循环计数器，15 进制的呢？14、请用 HDL 描述四位的 全加法器、 5 分频电路。15、简述 FPGA 等可编程逻辑器件设计流程。16、同步电路和异步电路的区别是什么？17、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述其优缺点。18、描述反馈电路的概念，列举他们的应用。19、放大电路的频率补偿的目的是什么，有哪些方法？20、画出 CMOS 电路的晶体管级电路图，实现 Y=A.B+C(D+E)21、请分析如下电路所实现的功能。22、A）i ncludevoid testf(int*
22、p)*p+=1;main()int *n,m2;n=m;m0=1;m1=8;testf(n);printf(“Data value is %d “,*n);-B)i ncludevoid testf(int*p)*p+=1;main()int *n,m2;n=m;m0=1;m1=8;testf(printf(Data value is %d“,*n);下面的结果是程序 A 还是程序 B 的？Data value is 8那么另一段程序的结果是什么？223、用简单电路实现，当 A 为输入时，输出 B 波形为：A: B:24、LC 正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。25、锁相环
23、有哪几部分组成？26、人的话音频率一般为 3003400HZ，若对其采样且使信号不失真，其最小的采样频率应为多大？若采用 8KHZ 的采样频率，并采用 8bit 的 PCM 编码，则存储一秒钟的信号数据量有多大？27、在 CMOS 电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用 P 管还是 N 管，为什么？28、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。29、数字滤波器的分类和结构特点。30、DAC 和 ADC 的实现各有哪些方法？31、描述 CMOS 电路中闩锁效应产生的过程及最后的结果？32、什么叫做 OTP 片、掩膜片，两者的区
24、别何在？33、列举几种集成电路典型工艺。工艺上常提到 0.25,0.18 指的是什么？34、请描述一下国内的工艺现状。35、请简述一下设计后端的整个流程？36、有否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元素？37、半导体工艺中，掺杂有哪几种方式？38、什么是 NMOS、PMOS 、CMOS？什么是增强型、耗尽型？什么是 PNP、NPN？他们有什么差别？39、为什么一个标准的倒相器中 P 管的宽长比要比 N 管的宽长比大？40、硅栅 COMS 工艺中 N 阱中做的是 P 管还是 N 管，N 阱的阱电位的连接有什么要求？汉王笔试1、下面是一些基本的数字电路知识问题，请简
25、要回答之。a) 什么是 Setup 和 Holdup 时间？Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T 时间到达芯片，这个 T 就是建立时间-Setup time。如不满足 setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果 holdtime 不够，数据同样不能被打入触发器。b) 什么是竞争与冒险现象？怎样判断？如何消除？c) 请画出
26、用 D 触发器实现 2 倍分频的逻辑电路？d) 什么是“线与“逻辑，要实现它，在硬件特性上有什么具体要求？e) 什么是同步逻辑和异步逻辑？f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器） 。g) 你知道那些常用逻辑电平？TTL 与 COMS 电平可以直接互连吗？2、 可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件有哪些？b) 试用 VHDL 或 VERILOG、ABLE 描述 8 位 D 触发器逻辑。3、设想你将设计完成一个电子电路方案。请简述用 EDA 软件（如 PROTEL）进行设计（包括原理图和 PCB
27、图）到调试出样机的整个过程。在各环节应注意哪些问题？飞利浦大唐笔试1、用逻辑们和 cmos 电路实现 ab+cd2、用一个二选一 mux 和一个 inv 实现异或3、给了 reg 的 setup,hold 时间，求中间组合逻辑的 delay 范围。4. 如何解决亚稳态5. 用 verilog/vhdl 写一个 fifo 控制器6. 用 verilog/vddl 检测 stream 中的特定字符串信威 dsp 软件面试题1)DSP 和通用处理器在结构上有什么不同，请简要画出你熟悉的一种 DSP 结构图2)说说定点 DSP 和浮点 DSP 的定义（或者说出他们的区别）3）说说你对循环寻址和位反序寻
28、址的理解4）请写出【8，7】的二进制补码，和二进制偏置码。用 Q15 表示出 0.5 和0.5扬智电子笔试第一题：用 mos 管搭出一个二输入与非门。第二题：集成电路前段设计流程，写出相关的工具。第三题：名词 IRQ,BIOS,USB,VHDL,SDR第四题：unix 命令 cp -r, rm,uname第五题：用波形表示 D 触发器的功能第六题：写异步 D 触发器的 verilog module第七题：What is PC Chipset?第八题：用传输门和倒向器搭一个边沿触发器第九题：画状态机，接受 1，2，5 分钱的卖报机，每份报纸 5 分钱。华为面试题研发(硬件)全都是几本模电数电信号
29、单片机题目1.用与非门等设计全加法器Cout=a&b+b&cin+a&cinSum=abcin2.给出两个门电路让你分析异同3.名词:sram,ssram,sdram4.信号与系统:在时域与频域关系5.信号与系统:和 4 题差不多6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12 分之一周期.)7.串行通信与同步通信异同,特点,比较8.RS232c 高电平脉冲对应的 TTL 逻辑是?(负逻辑?)9.延时问题,判错10.史密斯特电路,求回差电压11.VCO 是什么,什么参数(压控振荡器?)12. 用 D 触发器做个二分颦的电路.又问什么是状态图13. 什么耐奎斯特定律,怎么由模拟
30、信号转为数字信号14. 用 D 触发器做个 4 进制的计数15.那种排序方法最快?16.时钟周期为 T,触发器 D1 的建立时间最大为 T1max，最小为 T1min。组合逻辑电路最大延迟为 T2max,最小为 T2min。问，触发器 D2 的建立时间 T3 和保持时间应满足什么条件。研发（软件）用 C 语言写一个递归算法求 N！；给一个 C 的函数，关于字符串和数组，找出错误；防火墙是怎么实现的？你对哪方面编程熟悉？新太硬件（1）d 触发器和 d 锁存器的区别（2）有源滤波器和无源滤波器的原理及区别（3）sram ，falsh memory，及 dram 的区别？（4）iir ，fir 滤波
31、器的异同（5）冒泡排序的原理（6）操作系统的功能（7）学过的计算机语言及开发的系统（8）拉氏变换和傅立叶变换的表达式及联系。 各大公司电子类招聘题目精选 1 发表于 2007-1-13 18:02:34 各大公司电子类招聘题目精选转 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 2、平板电容公式(C=S/4kd)。 （未知） 3、最基本的如三极管曲线特性。 （未知） 4、描述反馈电路的概念，列举他们的应用。 （仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失
32、真，有效地扩展放大器的通频带，自动调节作用） （未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。 （未知）8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。 （凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器） ，优缺点，特别是广泛采用差分结构的原因。 （未知） 10、给出一差分电路，告诉其输出电压 Y+和 Y-,求共模分量和差模分量。 （未知）11、画差放的两个输入管。 （凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的 运放电路。
33、 （仕兰微电子） 13、用运算放大器组成一个 10 倍的放大器。 （未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路） ，并求输出端某点 的 rise/fall 时间。(Infineon 笔试试题) 15、电阻 R 和电容 C 串联，输入电压为 R 和 C 之间的电压，输出电压分别为 C 上电压和 R 上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当 RCq,还有 clock 的 delay,写出决 定最大时钟的因素，同时给出表达式。 （威盛 VIA 2003.11.06 上海笔试试题） 18、说说静态、动态时序模拟的优缺点。 （威
34、盛 VIA 2003.11.06 上海笔试试题）19、一个四级的 Mux,其中第二级信号为关键信号如何改善 timing。 （威盛 VIA 2003.11.06 上海笔试试题） 20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入， 使得输出依赖于关键路径。 （未知） 21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异） ，触发器有几种（区别，优 点） ，全加器等等。 （未知） 22、卡诺图写出逻辑表达使。 （威盛 VIA 2003.11.06 上海笔试试题） 23、化简 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。 （威
35、盛） 24、please show the CMOS inverter schmatic,layout and its crosssectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfercurve? （威 盛笔试题 circuit design-beijing-03.11.09） 25、To design a CMOS invertor with balance rise and fall time,pleasedefine the ration of channel width of PMOS and NMOS and explain?
