1、本科生期末试卷（一）一、选择题（每小题 1 分，共 15 分）1 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（ B ）计算机。A 并行 B 冯诺依曼 C 智能 D 串行2 某机字长 32 位，其中 1 位表示符号位。若用定点整数表示，则最小负整数为（ A ）。A -(231-1) B -(230-1) C -(231+1) D -(230+1)3 以下有关运算器的描述，（ C ）是正确的。A 只做加法运算B 只做算术运算C 算术运算与逻辑运算D 只做逻辑运算4 EEPROM 是指（D ）。A 读写存储器 B 只读存储器C 闪速存储器 D 电擦除可编程只读存储器
2、5 常用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容量的磁表面存储器。A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器-cache6 RISC 访内指令中，操作数的物理位置一般安排在（ D ）。A 栈顶和次栈顶B 两个主存单元C 一个主存单元和一个通用寄存器D 两个通用寄存器7 当前的 CPU 由（ B ）组成。A 控制器B 控制器、运算器、cacheC 运算器、主存D 控制器、ALU、主存8 流水 CPU 是由一系列叫做“段”的处理部件组成。和具备 m 个并行部件的CPU 相比，一个 m 段流水 CPU 的吞吐能力是（ A ）。A 具备同等水平B 不具备
3、同等水平C 小于前者D 大于前者9 在集中式总线仲裁中，（ A ）方式响应时间最快。A 独立请求 B 计数器定时查询 C 菊花链10 CPU 中跟踪指令后继地址的寄存器是（ C ）。A 地址寄存器 B 指令计数器C 程序计数器 D 指令寄存器11 从信息流的传输速度来看，（ A ）系统工作效率最低。A 单总线 B 双总线C 三总线 D 多总线12 单级中断系统中，CPU 一旦响应中断，立即关闭（ C ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。A 中断允许 B 中断请求C 中断屏蔽 D DMA 请求13 安腾处理机的典型指令格式为（ C ）位。A 32 位 B 64
4、 位 C 41 位 D 48 位14 下面操作中应该由特权指令完成的是（ B ）。A 设置定时器的初值B 从用户模式切换到管理员模式C 开定时器中断D 关中断15 下列各项中，不属于安腾体系结构基本特征的是（ D ）。A 超长指令字B 显式并行指令计算C 推断执行D 超线程二、填空题（每小题 2 分，共 20 分）1 字符信息是符号数据，属于处理（ 非数值 ）领域的问题，国际上采用的字符系统是七单位的（ASCII ）码。2 按 IEEE754 标准，一个 32 位浮点数由符号位 S（1 位）、阶码 E（8 位）、尾数 M（23 位）三个域组成。其中阶码 E 的值等于指数的真值（ e ）加上一个
5、固定的偏移值（ 127 ）。3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ 空间 ）并行技术，后者采用（时间 ）并行技术。4 虚拟存储器分为页式、（ 段 ）式、（ 段页 ）式三种。5 安腾指令格式采用 5 个字段：除了操作码（OP）字段和推断字段外，还有3 个 7 位的（ 地址码 ）字段，它们用于指定（寄存器 ）2 个源操作数和 1 个目标操作数的地址。6 CPU 从内存取出一条指令并执行该指令的时间称为（指令周期 ），它常用若干个（ CPU 机器周期 ）来表示。7 安腾 CPU 中的主要寄存器除了 128 个通用寄存器、128 个浮点寄存器、128 个应用寄存器、1 个
6、指令指针寄存器（即程序计数器）外，还有 64 个（1位推断寄存器 ）和 8 个（ 64 位分支寄存器 ）。8 衡量总线性能的重要指标是（总线带宽 ），它定义为总线本身所能达到的最高传输速率，单位是（m/s ）。9 DMA 控制器按其结构，分为（ 选择型 ）DMA 控制器和（多路型 ）DMA控制器。前者适用于高速设备，后者适用于慢速设备。10 64 位处理机的两种典型体系结构是（ 英特尔 64 体系结构 ）和（安腾体系结构 ）。前者保持了与 IA-32 的完全兼容，后者则是一种全新的体系结构本科生期末试卷（二）一、选择题（每小题 1 分，共 15 分）1 冯诺依曼机工作的基本方式的特点是（B ）
7、。A 多指令流单数据流B 按地址访问并顺序执行指令C 堆栈操作D 存贮器按内容选择地址2 在机器数（ B ）中，零的表示形式是唯一的。A 原码 B 补码 C 移码 D 反码3 在定点二进制运算器中，减法运算一般通过（ D ）来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器D 补码运算的二进制加法器4 某计算机字长 32 位，其存储容量为 256MB，若按单字编址，它的寻址范围是（ D ）。A 064MB B 032MB C 032M D 064M5 主存贮器和 CPU 之间增加 cache 的目的是（ A ）。A 解决 CPU 和主存之间的速度匹配问题B
8、扩大主存贮器容量C 扩大 CPU 中通用寄存器的数量D 既扩大主存贮器容量，又扩大 CPU 中通用寄存器的数量6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（ C ）。A 堆栈寻址方式 B 立即寻址方式C 隐含寻址方式 D 间接寻址方式7 同步控制是（ C ）。A 只适用于 CPU 控制的方式B 只适用于外围设备控制的方式C 由统一时序信号控制的方式D 所有指令执行时间都相同的方式8 描述 PCI 总线中基本概念不正确的句子是（ C D ）。A PCI 总线是一个与处理器无关的高速外围设备B PCI 总线的基本传输机制是猝发式传送C PCI 设备一定是主设
9、备D 系统中只允许有一条 PCI 总线9 CRT 的分辨率为 10241024 像素，像素的颜色数为 256，则刷新存储器的容量为（ B ）。A 512KB B 1MB C 256KB D 2MB10 为了便于实现多级中断，保存现场信息最有效的办法是采用（B ）。A 通用寄存器 B 堆栈 C 存储器 D 外存11 特权指令是由（ C ）执行的机器指令。A 中断程序 B 用户程序 C 操作系统核心程序 D I/O 程序12 虚拟存储技术主要解决存储器的（ B ）问题。A 速度 B 扩大存储容量 C 成本 D 前三者兼顾13 引入多道程序的目的在于（ A ）。A 充分利用 CPU，减少等待 CPU
10、 时间B 提高实时响应速度C 有利于代码共享，减少主辅存信息交换量D 充分利用存储器14 64 位双核安腾处理机采用了（ B ）技术。A 流水 B 时间并行 C 资源重复 D 流水+资源重复15 在安腾处理机中，控制推测技术主要用于解决（ B ）问题。A 中断服务B 与取数指令有关的控制相关C 与转移指令有关的控制相关D 与存数指令有关的控制相关二、填空题（每小题 2 分，共 20 分）1 在计算机术语中，将 ALU 控制器和（ 运算器 ）存储器合在一起称为（ CPU ）。2 数的真值变成机器码可采用原码表示法，反码表示法，（ 补码 ）表示法，（ 移码 ）表示法。3 广泛使用的（静态随机存储器
11、）和（ 动态随机存储器 ）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。4 反映主存速度指标的三个术语是存取时间、（存储周期 ）和（存储器带宽 ）。5 形成指令地址的方法称为指令寻址，通常是（ 顺序 ）寻址，遇到转移指令时（ 跳跃 ）寻址。6 CPU 从（ 内存 ）取出一条指令并执行这条指令的时间和称为（ 指令周期 ）。7 RISC 指令系统的最大特点是：只有（ 取数 ）指令和（ 存数 ）指令访问存储器，其余指令的操作均在寄存器之间进行。8 微型机的标准总线，从带宽 132MB/S 的 32 位（ vesa ）总线发展到 64 位的（ PCI ）总线。9 IA-32 表示（
12、 英特尔 ）公司的（ 32 ）位处理机体系结构。10 安腾体系机构采用显示并行指令计算技术，在指令中设计了（ 属性 ）字段，用以指明哪些指令可以（ 并行 ）执行。本科生期末试卷（三）一、选择题（每小题 1 分，共 15 分）1 下列数中最小的数是（ A ）。A （101001） 2 B （52） 8 C （101001） BCD D （233） 162 某 DRAM 芯片，其存储容量为 512K8 位，该芯片的地址线和数据线的数目是（ D ）。A 8，512 B 512，8 C 18，8 D 19，83 在下面描述的汇编语言基本概念中，不正确的表述是（ C ）。A 对程序员的训练要求来说，需要
13、硬件知识B 汇编语言对机器的依赖性高C 用汇编语言编写程序的难度比高级语言小D 汇编语言编写的程序执行速度比高级语言慢4 交叉存储器实质上是一种多模块存储器，它用（ C ）方式执行多个独立的读写操作。A 流水 B 资源重复 C 顺序 D 资源共享5 寄存器间接寻址方式中，操作数在（ B ）。A 通用寄存器 B 主存单元 C 程序计数器 D 堆栈6 机器指令与微指令之间的关系是（ A ）。A 用若干条微指令实现一条机器指令B 用若干条机器指令实现一条微指令C 用一条微指令实现一条机器指令D 用一条机器指令实现一条微指令7 描述多媒体 CPU 基本概念中，不正确的是（ D ）。A 多媒体 CPU
14、是带有 MMX 技术的处理器B MMX 是一种多媒体扩展结构C MMX 指令集是一种多指令流多数据流的并行处理指令D 多媒体 CPU 是以超标量结构为基础的 CISC 机器8 在集中式总线仲裁中，（ A ）方式对电路故障最敏感。A 菊花链 B 独立请求 C 计数器定时查询9 流水线中造成控制相关的原因是执行（ A ）指令而引起。A 条件转移 B 访内 C 算逻 D 无条件转移10 PCI 总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（ B ）。A 采用同步定时协议 B 采用分布式仲裁策略C 具有自动配置能力 D 适合于低成本的小系统11 下面陈述中，不属于外围设备三个基本组成
15、部分的是（ D ）。A 存储介质 B 驱动装置 C 控制电路 D 计数器12 中断处理过程中，（ A ）项是由硬件完成。A 关中断 B 开中断 C 保存 CPU 现场 D 恢复 CPU 现场13 IEEE1394 是一种高速串行 I/O 标准接口。以下选项中，（ D ）项不属于 IEEE1394 的协议集。A 业务层 B 链路层 C 物理层 D 串行总线管理14 下面陈述中，（ C ）项属于存储管理部件 MMU 的职能。A 分区式存储管理 B 交换技术 C 分页技术15 64 位的安腾处理机设置了四类执行单元。下面陈述中，（ D ）项不属于安腾的执行单元。A 浮点执行单元 B 存储器执行单元C
16、 转移执行单元 D 定点执行单元二、填空题（每小题 2 分，共 20 分）1 定点 32 位字长的字，采用 2 的补码形式表示时，一个字所能表示的整数范围是（-2 的 31 次方 到 2 的 31 次方减 1 ）。2 IEEE754 标准规定的 64 位浮点数格式中，符号位为 1 位，阶码为 11 位，尾数为 52 位，则它能表示的最大规格化正数为（ 1023 ）。3 浮点加、减法运算的步骤是（ ）、（ ）、（ ）、（ ）、（ ）。4 某计算机字长 32 位，其存储容量为 64MB，若按字编址，它的存储系统的地址线至少需要（ 24 ）条。5 一个组相联映射的 Cache，有 128 块，每组
17、4 块，主存共有 16384 块，每块 64 个字，则主存地址共（ 20 ）位，其中主存字块标记应为（ 9 ）位，组地址应为（ 5 ）位，Cache 地址共（ 11 ）位。6 CPU 从主存取出一条指令并执行该指令的时间叫（ 指令周期 ），它通常包含若干个（ CPU 周期数 ），而后者又包含若干个（时钟周期 ）。7 某中断系统中，每抽取一个输入数据就要中断 CPU 一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要 X 秒。另一方面，缓冲区内每存储 N 个数据，主程序就将其取出进行处理，这种处理需要 Y 秒，因此该系统可以跟踪到每秒（ N/(N*X+Y)）次中断请求。8
18、 在计算机系统中，多个系统部件之间信息传送的公共通路称为（ 总线 ）。就其所传送信息的性质而言，在公共通路上传送的信息包括（地址 ）、（ 数据 ）、（控制信息 ）。9 在虚存系统中，通常采用页表保护、段表保护和键保护方法实现（存储区域 ）保护。10 安腾体系结构采用推测技术，利用（ 控制 ）推测方法和（ 数据 ）推测方法提高指令执行的并行度。本科生期末试卷（四）一、选择题（每小题 1 分，共 15 分）1 运算器的核心功能部件是（ B ）。A 数据总线 B ALU C 状态条件寄存器 D 通用寄存器2 某单片机字长 32 位，其存储容量为 4MB。若按字编址，它的寻址范围是（ A ）。A 1M
19、 B 4MB C 4M D 1MB3 某 SRAM 芯片，其容量为 1M8 位，除电源和接地端外，控制端有 E 和R/W#，该芯片的管脚引出线数目是（ B ）。A 20 B 28 C 30 D 324 双端口存储器所以能进行高速读/写操作，是因为采用（ D ）。A 高速芯片 B 新型器件C 流水技术 D 两套相互独立的读写电路5 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（ C ）。A 堆栈寻址方式 B 立即寻址方式C 隐含寻址方式 D 间接寻址方式6 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ C ）。A 用程序计数器 PC 来产生后继微指令地址
