mc9s12dg128的时钟初始化程序-超频时用1.代码:REFDV=3;SYNR=7; while(CRGFLG_LOCK=0);/等待直到稳定CLKSEL=0x80; 2.解释:这是初始化时钟的程序,主要原理是设置锁相环寄存器,以下是得到的系统时钟的计算公式:PLLCLK=2*OSCCLK*(SYNR+1)/(REFDV+1)其中 OSCCLK是外时钟频率,如果它为 8M,则上例得到的结果为PLLCLK=2*8*(7+1)/(3+1)=32M 基本达到 mc9s12dg128的上限
Copyright © 2018-2021 Wenke99.com All rights reserved
工信部备案号:浙ICP备20026746号-2
公安局备案号:浙公网安备33038302330469号
本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。