1、可预置的定时显示报警系统2007-11-11 16:55字电子课程设计完整论文现把文章贴出来如下（没图哦）可预置的定时显示报警系统内容摘要：可预置的定时显示报警系统,从预置时间减到零秒是开始报警，该电路采用石英晶体振荡器产生频率为 1Hz 的脉冲信号，起振快，定时精度高，使用方便。一、 设计任务与要求1. 设计一个可预置 30 秒的显示报警系统。2. 每各 5 秒显示一次时间系统能准确的预置和清零。3. 选做一个可以任意预置的定时报警系统。二、预习要求1复习编码器、十进制加/减计数器的工作原理。2设计可预置时间的定时电路。3分析与设计时序控制电路。4. 画出定时抢答器的整机逻辑电路三、设计步骤
2、1阅读相关资料；2总体方案设计与论证，画框图；3单元电路的设计；4元器件的选择与参数计算；5绘制原理图（A4 图纸，计算机绘图）6撰写设计说明书（打印）；7参考文献。四、单元电路设计原理与参考电路1、可预置的定时显示报警系统框架分析如下：其工作原理为：接通电源后，通过拨码盘和编码器进行输入预置时间部分，震荡器和分频器完成秒振功能，然后输入计数器。通过计数器（在本系统中设置的是五进制）进行递减计时， 当递减到零时，有控制电路产生信号是锁存器工作，锁存这一状态并触发报警器工作。当在预置端给于一个清零信号，则系统进入初始状态。2、秒脉冲信号产生单元电路设计脉冲源是数字计时器的心脏，它能自动不停地产生
3、脉冲信号，以供计时之用，它的稳定和准确对计时器起着至关重要的作用。我们曾学过一些自激式的振荡器，如：自激多谐振荡器，自激间歇振荡器等。但为了脉冲源的稳定度，准确度，常用石英晶体振荡器。一般情况下，晶振荡频率愈高，准确度愈高，但所用分频级数愈多，耗电量愈大，成本也就愈高。在选择晶振器时，应综合考虑。其电路原理如下图4060 构成脉冲发生及分频电路R.C 为时间元件,改变 C 的值可调整晶振器的输出频率,石英晶体的振荡频率为 32768HZ。晶振的频率是 32768HZ，要得到的信号频率是 1/60=0.01666HZ分频倍数=32768（1/60）=1966080=60216384 倍图中 40
4、60 芯片部分是 16384 倍分频，D 触发器 4013 接成的是 2 分频，设计分频器：分频器能将高频率脉冲变换为低频脉冲，可由触发器及计数器承担。一个触发器就是一个二分频器，N 个触发器就是 222分频器，而用计数分频，则按计数进制进行分频，如十进制计算器就是十分频器，M 进制计数器为 M 分频器。由于晶体振荡器输出频率为 32768HZ，为了得到 1HZ 的秒信号输入， 需要对振荡器的输出信号进行 15级 2 进制分频。实际上，从尽量减少元器件数量的角度来考虑，这里可选多极进制计数电路 CD4060 和 CD4040 来构成分频电路。CD4060 和CD4040 在数 2006-12-
5、29 字集成电路中可实现的分频次数最高，而且 CD4060 还包含振荡电路所需的非门，使用更为方便。CD4060 计数为级进制计数器，可以将 32768z 的信号分频为z，其内部框图如图 2.1 所示，从图中可以看出，CD4060 的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。图 2.1 CD4046 内部框图 图 2.2 CD4040 内部框图CD4040 计数器的计数模数为 4096（ ），其逻辑框图如图 2.2 所示。如将 32768Hz 信号分频为 1Hz，则需外加一个 8 分频计数器，故一般较少使用 CD4040 来实现分频。综上所述，可选择 CD4060 同时构成振
6、荡电路和分频电路。，接入振荡器外接元件可实现振荡，并利用时计数电路中多一个 2 分频器可实现15 级 2 分频，即可得 1Hz 信号。上图为芯片 4060 计数器和 D 触发器，结果得到 1S 的时钟信号。3、编码电路设计编码是用文字、符号或者数字表示特定对象的过程，在数字电路中是用二进制数进行编码的，相应的二进制数叫二进制代码。编码器就是实现编码操作的电路。本实验使用的是优先编码器 74LS147，当输入端有两个或两个以上为低电平时，将对输入信号级别相对高的优先编码，其引脚排列如图 61 所示。 编码器的逻辑功能是将加在电路若干个输入端中的某一个输入端的信号变换成相应的一组二进制代码输出。常
7、用的编码器集成电路有8/3 线优先编码器和 10/4 线优先编码器等器件。图 4.5.1(a)是 8/3 线优先编码器 74LS148 的管脚排列图。I0I7 是输入信号输入端，输入 8 个信号，低电平有效。C、B、A 为三输出端，可组成 8 组二进制码输出，且为反码输出。在 I0I7 输入端中，优先权排列顺序为 I7(最高)I0（最低）。74LS148 编码器的真值表如表 4-1 所示。图 4.5.1(b)是 10/4 线优先编码器 74LS147 的管脚排列图。该器件无使能控制端。它有 9 根输入线 I1I9，4 根输出线 DCBA，编码优先权顺序为 I9（最高）I1（最低），输入为低电平
8、有效，输出为反码输出。74LS147 编码器的真值表如表 4-2。图 4.5.1 常用编码器管脚排列图表 4-1 74LS148/348 编码器的真值表输 入 输 出I0 I1 I2 I3 I4 I5 I6 I7C B A E01 X X X X X X X X0 1 1 1 1 1 1 1 10 X X X X X X X 00 X X X X X X 0 10 X X X X X 0 1 10 X X X X 0 1 1 10 X X X 0 1 1 1 10 X X 0 1 1 1 1 10 X 0 1 1 1 1 1 10 0 1 1 1 1 1 1 1 1/Z 1/Z 1/Z 1 1
9、1/Z 1/Z 1/Z 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 1注：“X”表示任取“1”或“0”；A、B、C 的取值中，“/”上方表示 74LS148 的取值，下方表示 74LS348 的取值。表 4-2 74LS147 编码器的真值表输 入 输 出I1 I2 I3 I4 I5 I6 I7 I8 I9 D C B A1 1 1 1 1 1 1 1 1X X X X X X X X 0X X X X X X X 0 1X X X X X X 0 1 1X X X X X 0 1 1 1X
10、 X X X 0 1 1 1 1X X X 0 1 1 1 1 1X X 0 1 1 1 1 1 1X 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 4、锁存电路部分锁存使用了两片 373 锁存器，结合 4080 芯片（8 端或门）来完成。8 位数据锁存器 74LS373 的管脚排列图。其中 D7D0 为输入数据端，Q7Q0 为输出数据端，G 为输入数据锁存端， 为输出数据控制端。只要 端接高电平，锁存器输出呈高阻态；当 G 接正脉
11、冲时，可将输入数据 D7D0 暂存在锁存器内部；一旦当 端施加低电平信号，暂存数据才反映到输出数据端 Q7Q0 上。若将 端始终接一低电平，则 74LS373 就变成一“透明锁存器”。锁存器 373 管脚排列图 8 端或门OE LE D Q0 1 1 10 1 0 00 0 X 保持1 X X 高阻4、时间译码、显示部分译码是编码的逆过程，是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配和组合控制信号等。不同的功能可选用不同种类的译码器。译码器按照功能的不同，一般分为三类：变量译码器（
12、二进制译码器）：用以表示输入变量的状态，如 24 线、38 线、416 线译码器。以 38 线译码器 74LS138 为例介绍：图 62 为 74LS138 的引脚图，其中，A2A1A0 为地址输入端， 为译码器输出端， 为使能端（只有当 时，才能进行译码）。图 63 74LS42 引脚排列图逻辑图及引脚排列。其中 A2 、A1 、A0 为地址输入端， 为译码输出端，S1、 、 为使能端。表 3.4.1 为 74LS138 功能表(a) (b)图 3.4.1 38 线译码器 74LS138 逻辑图及引脚排列当 S11， 0 时，器件使能，地址码所指定的输出端有信号（为 0）输出，其它所有输出端
13、均无信号（全为 1）输出。当S10， X 时，或 S1X， 1 时，译码器被禁止，所有输出同时为 1。表 3.4.1输入 输出1 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1 11 0 0 1 0 1 1 0 1 1 1 1 11 0 0 1 1 1 1 1 0 1 1 1 11 0 1 0 0 1 1 1 1 0 1 1 11 0 1 0 1 1 1 1 1 1 0 1 11 0 1 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 00 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1码制
14、变换译码器：用于同一个数据的不同代码之间的相互变换。这种译码器的代表是410 线译码器，它的功能是将 8421BCD 码译为十个对象，如 74LS42 等。它的原理与 74LS138 译码器类同，只不过它有四个输入端，十个输出端。4 位输入代码共有 00001111 十六种状态组合，其中有 10101111 六个没有与其对应的输出端，这六组代码称为伪码，当伪码输入时，十个输出端均处于无效状态。图 63 为 74LS42 的引脚排列图。 3、数码显示译码器：将数字、文字、符号的代码译成数字、文字、符号的电路。LED 数码管是目前最常用的数字显示器，图 3.4.5(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。(a) 共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动）(c) 符号及引脚功能图 65 LED 数码管一个 LED 数码管可用来显示一位 09 十进制数和一个小数点。小型数码管（0.5 寸和 0.36 寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为 22.5V，每个发光二极管的点亮电流在 510mA。LED 数码管要显示 BCD 码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力其中A、B、C、D BCD 码输入端
