1、 单板硬件详细设计报告请输入密级目 录1 概述 .81.1 背景 .81.2 单板功能描述 .81.3 单板运行环境说明 .81.4 重要性能指标 .81.5 单板功耗 .81.6 必要的预备知识(可选 ).82 关键器件 .93 单板各单元详细说明 .93.1 单板功能单元划分和业务描述 .93.2 单元详细描述 .93.2.1 单元1 .93.2.2 单元2 .103.3 单元间配合描述 .113.3.1 总线设计 .113.3.2 时钟分配 .113.3.3 单板上电、复位设计 .113.3.4 各单元间的时序关系 .113.3.5 单板整体可测试性设计 .123.3.6 软件加载方式说
2、明 .123.3.7 基本逻辑和大规模逻辑加载方式说明 .124 硬件对外接口 .124.1 板际接口 .124.2 系统接口 .134.3 软件接口 .134.4 大规模逻辑接口 .134.5 调测接口 .134.6 用户接口 .145 单板可靠性综合设计说明 .145.1 单板可靠性指标 .145.2 单板故障管理设计 .145.2.1 主要故障模式和改进措施 .145.2.2 故障定位率计算 .155.2.3 冗余单元倒换成功率计算 .155.2.4 冗余单板倒换流程 .156 单板可维护性设计说明 .167 单板信号完整性设计说明 .167.1 关键器件及相关信息 .167.2 关键信
3、号时序要求 .167.3 信号串扰、毛刺、过冲的限制范围和保障措施： .177.4 其他重要信号及相关处理方案 .177.5 物理实现关键技术分析 .178 单板电源设计说明 .178.1 单板供电原理框图 .178.2 单板电源各功能模块详细设计 .179 器件应用可靠性设计说明 .189.1 单板器件可靠应用分析结论 .189.2 器件工程可靠性需求符合度分析 .19请输入密级9.2.1 器件质量可靠性要求 .199.2.2 机械应力 .199.2.3 可加工性 .199.2.4 电应力 .199.2.5 环境应力 .199.2.6 温度应力 .199.2.7 寿命及可维护性 .209.3
4、 固有失效率较高器件改进对策 .209.4 上、下电过程分析 .209.4.1 上下电浪涌 .209.4.2 器件的上下电要求 .219.5 器件可靠应用薄弱点分析 .219.6 器件离散及最坏情况分析 .2110 单板热设计说明 .2211 EMC、 ESD、防护及安规设计说明 .2211.1 单板电源、地的分配图 .2211.2 关键器件和关键信号的EMC 设计 .2311.3 防护设计 .2311.4 安规设计 .2311.4.1 安规器件清单 .2311.4.2 安规实现方案说明 .2412 单板工艺设计说明 .2412.1 PCB工艺设计 .2412.2 工艺路线设计 .2412.3
5、 工艺互连可靠性分析 .2412.4 元器件工艺解决方案 .2412.5 单板工艺结构设计 .2512.6 新工艺详细设计方案 .2513 单板结构设计说明 .2513.1 拉手条或机箱结构 .2513.2 指示灯、面板开关 .2513.3 紧固件 .2613.4 特殊器件结构配套设计 .2614 其他 .2615 附件 .2615.1 安规器件清单 .2615.2 FMEA分析结果 .27请输入密级表目录表1 性能指标描述表 .7表2 本单板与其他单板的接口信号表 .11表3 单板可靠性指标评估表 .13表4 器件级FMEA分析重点问题汇总表 .14表5 关键器件及相关信息 .15表6 关键
6、信号时序要求 .15表7 器件可靠性应用隐患分析表 .17表8 器件性能离散情况分析表 .20表9 单板器件热设计分析表 .21表10 安规器件清单 .22表11 安规器件汇总表 .25图目录图1 XXX .8图2 XXX .9图3 总线分配示意图 .10图4 时钟分配示意图 .10图5 复位逻辑示意图 .10图6 XX时序关系图 .11图7 XX接口时序图 .12图8 单板供电架构框图 .16图9 单板电源、地分配图 .21如果没有表目录，则定稿后删除表目录及相关内容； 如果没有图目录，则定稿后删除图目录及相关内容。定稿后，请注意刷新目录。请输入密级单板硬件详细设计报告关键词：摘 要：缩略语
7、清单：缩略语 英文全名 中文解释请输入密级1 概述1.1 背景1） 该文档对应的单板硬件正式名称和版本号；2） 简要说明单板在系统中的位置、作用、采用的标准。1.2 单板功能描述1.3 单板运行环境说明1.4 重要性能指标表1 性能指标描述表性能指标名称 性能指标要求 说明1.5 单板功耗请输入密级1.6 必要的预备知识(可选)2 关键器件3 单板各单元详细说明3.1 单板功能单元划分和业务描述3.2 单元详细描述3.2.1 单元 11. 单元1功能描述请输入密级图1 XXX2. 单元1与其他单元的接口3. 单元1的实现方式4. 单元1可测试性设计3.2.2 单元 21. 单元2功能描述图2
8、XXX请输入密级2. 单元2与其他单元的接口3. 单元2的实现方式4. 单元2可测试性设计3.3 单元间配合描述3.3.1 总线设计图3 总线分配示意图请输入密级3.3.2 时钟分配图4 时钟分配示意图3.3.3 单板上电、复位设计图5 复位逻辑示意图3.3.4 各单元间的时序关系说明各单元的信号经过哪些逻辑的处理，符合什么样的时序关系，再输出到另一个单元。需要说明主要时序关系，尤其是需要说明重要信号、高速信号的时序容限是否能保证充分的可靠性；一般情况下，经过可编程逻辑器件处理的信号、经过不同路径处理但又有时序配套关系的信号、经过背板连接的信号，都需要作时序容限分析。逻辑器件外部接口信号的时序及简单逻辑内部的时序，也应该在本文中说明（建议给出时序图）。如果内容比较多，这部分也可以以单独的专项
