1、1,Spring 2016 ZDMC Lec. #10,数字系统设计Digital System Design,王维东Weidong Wang 浙江大学信息与电子工程学院College of Information Science & Electronic Engineering信息与通信工程研究所Zhejiang University,-微控制器之1-算法状态与控制器,2,Spring 2016 ZDMC Lec. #10,任课教师,王维东浙江大学信息与电子工程学院, 信电楼306邮箱：College of Information Science & Electronic Engineeri
2、ngZhejiang University, Hangzhou, 310027Tel: 86-571-87953170 (O)Mobile: 13605812196,TA:陈彬彬 Binbin CHEN, 13071888906; ；黄露 Lu HUANG，6719473; ;Tuesday & Thursday 14:00-16:30 PM Office Hours：玉泉信电楼 308室（可以微信或邮件联系）.,Prerequisites预修课程,电子电路基础电子线路C语言How to learn this Course?Not only listening, thinking and wa
3、iting .But Exercise, Simulation, Practice!,课程简介,课程代码：111C0120参考书阎石, 数字电子技术基础, 第5版, 高等教育出版社, 2006.王金明著，数字系统设计与Verilog HDL，电子工业出版社，第5版补充讲义/期中考试前预备Stanford 大学 108A课程notes.R.H.Katz, G.Borriello, Contemporary Logic Design, second edition,电子工业出版社, 2005.M.M.Mano, 数字设计(第四版), 电子工业出版社, 2010.http:/ 2016 ZDMC L
4、ec. #10,Other Course Info,Website:http:/ 暂停Check frequently答疑玉泉信电楼308室/周四下午2:30-5:00上课课间、课后均可Email，微信群，短信均可,Grading (考核),Final grades will be computed approximately as follows:期中考试-10%课程作业+小测验+上课出勤率+Project - 20%Class Room CheckHomework Sets作业上交截止期为课后一周内有效Project 2 projects (1 or 2 members team)Proj
5、ect-2可选（总评加分35分，但不超过平时成绩范围）Finial Exam期末闭卷考试 - 70%,授课时间和地点：,2016年春夏学期，周二上午，第3、4节(9:50-11:25)星期四上午，第1、2节(08:00-09:35)地点：紫金港西1-520(多)http:/ 2016 ZDMC Lec. #10,课程结构,数字理论知识(必备)数字系统和编码、逻辑代数、门电路数字电路分析与设计组合逻辑电路触发器、半导体存贮器、可编程器件时序逻辑电路脉冲电路与接口控制器与数字系统状态机控制器微码控制器测试和验证微处理器简介,9,Spring 2016 ZDMC Lec. #10,复习：MOS管结构
6、和符号,MOS: Metal-Oxide-Semiconductor Field-Effect Transistor,VGS(th)称为MOS管的开启电压VGS=0漏极和源极之间相当于两个PN结背向地串联，所以D-S间不导通. iD=0,10,Spring 2016 ZDMC Lec. #10,CMOS Devices,Cross Section,The gate acts like a capacitor. A high voltage on the gate attracts charge into the channel. If a voltage exists between the
7、source and drain a current will flow. In its simplest approximation the device acts like a switch.,Top View,MOSFET (Metal Oxide Semiconductor Field Effect Transistor).,nFET,pFET,11,Spring 2016 ZDMC Lec. #10,What Complementary about CMOS?,Complementary devices work in pairs,n-channelopen when voltage
8、 at G is lowcloses when:voltage(G) voltage (S) + ,p-channelclosed when voltage at G is lowopens when:voltage(G) B)是比较器输出信号。 请设计定序型控制器。假设状态变化发生在 时序，打入寄存器操作发生在 时序，状态周期 。,88,Spring 2016 ZDMC Lec. #10,放大图,(b)ASM流程图,(a)方框图,三态缓冲器采用74LS244,比较器选用?,寄存器A和B选用74LS273八D触发器,89,Spring 2016 ZDMC Lec. #10,解,定序型控制器采用“一对一法”进行设计即一个状态使用一个D触发器，共4触发器首先对ASM流程图进行编码(写于右上角)。表8.6列出了状态转移真值表。,
