1、AD 转换的基本原理和技术1.转换方式直接转换 ADC2.电路结构逐次逼近 ADC 包括 n 位逐次比较型 A/D 转换器如图 11.10.1 所示。它由控制逻辑电路、时序产生器、移位寄存器、D/A 转换器及电压比较器组成。图 11.10.1 逐次比较型 A/D 转换器框图3.工作原理逐次逼近转换过程和用天平称物重非常相似。天平称重物过程是，从最重的砝码开始试放，与被称物体行进比较，若物体重于砝码，则该砝码保留，否则移去。再加上第二个次重砝码，由物体的重量是否大于砝码的重量决定第二个砝码是留下还是移去。照此一直加到最小一个砝码为止。将所有留下的砝码重量相加，就得此物体的重量。仿照这一思路，逐次
2、比较型 A/D 转换器，就是将输入模拟信号与不同的参考电压作多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量对应值。对 11.10.1 的电路，它由启动脉冲启动后，在第一个时钟脉冲作用下，控制电路使时序产生器的最高位置 1，其他位置 0，其输出经数据寄存器将 10000，送入 D/A 转换器。输入电压首先与 D/A 器输出电压（ VREF/2）相比较，如 v1 VREF/2，比较器输出为 1，若 vIv0存 1；第二个 CP 到来时，寄存器输出 D7 D0=11000000， v0为 7.5V， vA再与 7.5V 比较，因 vA vO,则比较器 C 输出 vC为 1，否则为 0。比较结
3、果送 D4 D1。第二个 CP 脉冲到来后，移位寄存器的串行输入端 S 为高电平， QA由 0 变 1，同是最高位 QA的 0移至次高位 QB。于是数据寄存器的 Q3由 0 变 1，这个正跳变作为有效触发信号加到 FF4的 CP 端使 vC的电平得以在 Q4保存下来。此时，由于其他触发器无正跳变脉冲，v C的信号对它们不起作用。 Q3变为 1 后建立了新的 D/A 转换器的数据，输入电压在与其输出电压 vO相比较，比较结果在第三个时钟脉冲作用下存于 Q3。如此进行，直到 QE由 1 变 0，使 Q5由 1 变 0 后将 G2封锁，转换完毕。于是电路的输出端 D3D2D1D0得到与输入电压 v1成正比的数字量。由以上分析可见，逐次比较型 A/D 转换器完成一次转换所需的时间与其位数和时钟脉冲频率有关，位数愈少，时钟频率愈高，转换所需时间越短。这种 A/D 转换器具有转换速度较快，精度高的特点。
