1、赛微电子网更多电子资料请登录赛微电子网 实验 32 数字集成电路版图提取数字集成电路产品应用领域十分广泛，数字集成电路的设计技术已经成熟。集成电路反向设计是一种重要的集成电路设计方法，数字集成电路版图的反向提取是数字集成电路反向设计方法中的重要关键环节之一。本实验要求学生独立对给定的 CMOS 数字集成电路单元版图，完成电路的反向提取、绘制整理和功能分析等工作。通过对 CMOS 数字集成电路单元版图的反向提取实验，锻炼和提高了学生对半导体器件和数字集成电路版图的认知能力和对电路整理与结构优化技能，培养学生对数字集成电路反向设计思想的理解，加强了学生灵活运用所学“半导体物理” 、 “场效应器件物
2、理” 、 “数字集成电路设计”和“集成电路制造技术”等理论知识的能力。一、实验原理1. CMOS 工艺简介在现代集成电路工艺技术中，CMOS 工艺技术占据重要位置，得到了广泛的应用。P 型衬底 N 阱 CMOS 工艺的主要工艺技术包括有：氧化技术、光刻技术、刻蚀技术、离子注入技术和淀积技术等。各种工艺技术多次出现，达到了对半导体器件和集成电路图形的逐一加工处理。最终形成了图形化的半导体器件和集成电路。氧化技术用于生长氧化层，包括干氧、湿氧等主要方法，氧化层主要作用有：栅绝缘介质、杂质掩蔽和隔离保护等。光刻技术是通过紫外光或电子束对涂有光刻胶的衬底进行照射，利用光刻胶在光照前后溶解性的变化，实现
3、光刻掩膜版到衬底上的图形转移，为后续加工工艺开设窗口。刻蚀技术是采用化学或物理的方法对一定区域的材料进行腐蚀的技术，是实现对多余材质进行去除的一项技术。离子注入是通过加速杂质离子并将杂质离子打入靶材料的一种掺杂技术。可以实现 P 型和 N 型杂质的掺入。淀积技术是通过物理化学方法在基片上生长材料的一种技术。可以实现多晶硅栅材料的生长等。2. MOS 晶体管认知在 P 型衬底 N 阱 CMOS 工艺条件下，NMOS 器件直接制作在衬底材料上，PMOS 器件制作在 N 阱中。在数字集成电路版图的照片中，NMOS 管阵列和PMOS 管阵列一般分别制作在不同的区域， PMOS 管阵列制作在一个或多个
4、N阱内，NMOS 管阵列制作在一个或多个区域。这一点在照片中可以明显地区分开来。PMOS 管阵列包括加大的 N 阱和多个较小的 P 型有源区，NMOS 管阵列153则只包括多个较小的 N 型有源区。 N 阱和两种有源区存在较为明显的颜色差别。通过对 N 阱、P 型有源区和 N 型有源区的认知和区分，可以确认 PMOS 管阵列和 NMOS 管阵列位置。图 32.1 给出了 NMOS 管和 PMOS 管的版图。(a)图中图形由大到小依次为N 型选择区、有源区、多晶硅、金属一和有源区接触孔，其中 N 型选择区和有源区共同构成了 N 型掺杂区。 (b)图和(a) 图的区别在于最大图形为 N 阱，其次为
5、P 型选择区。P 型选择区和有源区共同构成了 P 型掺杂区。两图中都有两个有源区接触孔，在实际的电路连接关系中存在两个接触孔、一个接触孔和没有接触孔三种情况，少于两个接触孔的情形，是因为晶体管一侧或两侧与其它器件存在物理连接，所以不需要接触孔。从图中可以看出，形成晶体管的重要结构是多晶硅和有源区的十字交叉区域，只要存在多晶硅栅和某种有源区十字交叉，就可以确定一只晶体管的位置，进而通过测量可以确定其宽长比参数。确定MOS 管的类别主要是通过观察该十字交叉区域是否在 N 阱区域内，阱内则为PMOS 管，阱外则为 NMOS 管。(a) NMOS 管 (b) PMOS 管图 32.1 NMOS 管和
6、PMOS 管版图3. 电路提取和宽长比测量在确认了 NMOS、PMOS 晶体管后，根据 MOS 晶体管源极、漏极的含义可以确定出电源电位的高低。MOS 晶体管源极可以理解为“载流子的来处” ，漏极可以理解为“载流子的去处” ，NMOS 源极一定接在较低电位，PMOS 晶体管源极一定接在较高电位，这样可以确认各晶体管的源漏极。栅极为器件的输入，漏极为器件的输出。在集成电路单元内部，普通信号连线往往比正负电源连线要细些，由此可以确定与 NMOS 阵列源极连接较粗的连线为地线或负电源，与 PMOS 阵列源极连接较粗的连线为正电源。通过上述信息就可以画出电路的结构图。在图 32.1 中，多晶硅栅超出有
7、源区的部分不计算在宽长比参数内，它是为了避免杂质横行扩散、光刻掩膜版套准误差和操作误差等因素影响而留出的多晶硅延伸部分。二、实验内容1. 完成给定的 P 型衬底 N 阱 CMOS 工艺条件下，各数字集成电路单元版图的电路反向提取、整理和结构优化；赛微电子网1542. 完成各数字集成电路单元版图中的晶体管宽长比的测量，并将结果标注在整理完成的电路上；3. 对各数字集成电路单元进行功能分析，画出输入、输出之间的逻辑波形图，写出逻辑关系（布尔代数表达式） 。三、实验思考题1. 在数字集成电路中存在哪些寄生效应，其中影响最严重的是什么？解释原因，并说明预防措施。2. 在数字集成电路中，晶体管沟道宽长比发生变化时，对电路有什么影响？3. NMOS 和 PMOS 晶体管源极、漏极电位连接的依据是什么，从半导体器件角度给出解释。四、参考资料1. 李乃平编， 微电子器件工艺 ，华中理工大学出版社，1995；2. 宋莫康等著， CMOS 数字集成电路：分析与设计（第三版） ，电子工业出版社，2005。
