1、8 位串行模数转换器 TLC549 的应用1. 概述TLC549 是美国德州仪器公司生产的 8 位串行 A/D 转换器芯片，可与通用微处理器、控制器通过 CLK、CS、DATA OUT 三条口线进行串行接口。具有 4MHz 片内系统时钟和软、硬件控制电路，转换时间最长 17s， TLC549 为 40 000 次/s。总失调误差最大为0.5LSB，典型功耗值为 6mW。采用差分参考电压高阻输入，抗干扰，可按比例量程校准转换范围，V REF-接地，VREF+V REF-1V，可用于较小信号的采样。2. 芯片简介2.1TLC549 的内部框图和管脚名称TLC549 的内部框图和引脚名称如图 1 所
2、示。2.2 极限参数TLC549 的极限参数如下：电源电压：6.5V；输入电压范围：0.3VV CC0.3V；输出电压范围：0.3VV CC0.3V；峰值输入电流(任一输入端)：10mA；总峰值输入电流(所有输入端)：30mA；工作温度： TLC549C：070TLC549I：4085TLC549M：551253. 工作原理TLC549 均有片内系统时钟，该时钟与 I/O CLOCK 是独立工作的，无须特殊的速度或相位匹配。其工作时序如图 2 所示。当 CS 为高时，数据输出(DATA OUT)端处于高阻状态，此时I/O CLOCK 不起作用。这种 CS 控制作用允许在同时使用多片TLC549
3、 时，共用 I/O CLOCK，以减少多路(片)A/D 并用时的 I/O控制端口。一组通常的控制时序为：(1)将 CS 置低。内部电路在测得 CS 下降沿后，再等待两个内部时钟上升沿和一个下降沿后，然后确认这一变化，最后自动将前一次转换结果的最高位(D7)位输出到 DATA OUT 端上。(2) 前四个 I/O CLOCK 周期的下降沿依次移出第2、3、4 和第 5 个位(D6、D5 、D4 、D3)，片上采样保持电路在第 4 个 I/O CLOCK 下降沿开始采样模拟输入。(3) 接下来的 3 个 I/O CLOCK 周期的下降沿移出第6、7、8(D2、D1、D0)个转换位，(4) 最后，片
4、上采样保持电路在第 8 个 I/O CLOCK 周期的下降沿将移出第 6、7、8(D2、D1 、D0) 个转换位。保持功能将持续 4 个内部时钟周期，然后开始进行 32 个内部时钟周期的 A/D 转换。第 8 个 I/O CLOCK 后，CS 必须为高，或 I/O CLOCK 保持低电平，这种状态需要维持 36 个内部系统时钟周期以等待保持和转换工作的完成。如果 CS 为低时 I/O CLOCK 上出现一个有效干扰脉冲，则微处理器/ 控制器将与器件的 I/O 时序失去同步；若 CS 为高时出现一次有效低电平，则将使引脚重新初始化，从而脱离原转换过程。在 36 个内部系统时钟周期结束之前，实施步
5、骤(1)(4) ，可重新启动一次新的 A/D 转换，与此同时，正在进行的转换终止，此时的输出是前一次的转换结果而不是正在进行的转换结果。若要在特定的时刻采样模拟信号，应使第 8 个 I/O CLOCK 时钟的下降沿与该时刻对应，因为芯片虽在第 4个 I/O CLOCK 时钟下降沿开始采样，却在第 8 个 I/O CLOCK 的下降沿开始保存。4. 应用接口及采样程序TLC549 可方便地与具有串行外围接口(SPI)的单片机或微处理器配合使用，也可与 51 系列通用单片机连接使用。与 51 系列单片机的接口如图 3 所示。其采样程序框图如图 4 所示，实际应用程序清单如下：初始化：SETB P1.2 ；置 CS 为 1。CLR P1.0 ；置 I/O CLOCK 为零。MOV R0 ，00H ；移位计数为零。A/D 过程：A/DP： CLR P1.2NOP ；等待 1.4s，NOP 数根据晶振情况选择NXT： SETB P1.0MOV C， P1.1RLC ACLR P1.0INC R0CJNE R0， 8，NXTMOV R0，00SETB P1.2MOV DTSVRM，A ；DTSVRM：DATA SAVE RAM.RETTLC549 片型小，采样速度快，功耗低，价格便宜，控制简单.适用于低功耗的袖珍仪器上的单路 A/D 或多路并联采样。
