硬件AMD-CPU介绍.doc

1、硬件 AMD-CPU 介绍1 .D u r on 处理器D u r on 的研发代号为 S p i t f i r e(烈火)，其中文名字叫钻龙。D u r on 一词源于拉丁语“durare “，意思是 “长久“，再加上后缀“-on “，显然 A MD 选择 Duron 作为处理器的名字是因为希望它能为用户的投资价值 延长寿命。当 Athlon 终于在高端 C PU 领域把 I n t el 重重打 了一拳后，2000 年 4 月 27 日，AMD 宣布正式推出 D u r on 作 为其新款廉价处理器的商标，并以此准备在低端市场向 I n t el 发起更大的冲击。Duron 处理器采用了

2、 ThunderBird(雷鸟)处理器的核心， 0.18 m 铝工艺制造，集成有全速的 1 2 8 KB 一级缓存，采 用 Socket A 架构并支持 200MHz 的前端总线频率，具有增强 了的 3DNow!多媒体技术。 Duron 处理器的晶体管数目为 2500 万个，工作电压和电流分别为 1 .6 5V 和 2 5A 。总功耗为 4 1W，是 C e l e r o n 600MHz 处理器的两倍多，因此发 热量较大。正式上市的 D u r on 起始主频为 600MHz 。目前 已经发布了 6 0 0 M Hz 、6 5 0 M Hz 、7 0 0 M Hz 和 8 0 0 M Hz

3、 等几种 型号，稍后还会有更高主频的型号上市。由于 D u r on 全 部采用 A M D T h u n d e r B i r d(雷鸟)处理器的核心，因此具 有全面优于 K6 系列的卓越性能，能耗较之原来的 K6 系列 大幅降低，三通道的浮点运算处理能力使一直让 A MD 倍 感头痛的浮点运算问题得以解决。从技术角度分析，A M D D u r on 处理器与 I n t elC e l e r o n 处理器有许多类似之处，但也有着极大的不同。相同的是，这两款低价位的处理器都针 对于需要廉价电脑的商业和家庭用户，而且技术应用也十分相似，都是采用 0 .18 m 的制造工艺， 将全速

4、L2 Cache 集成在 Die(CPU 内核)中。不同的是，Duron 处理器的 L2 Cache 为 64KB，而 Celeron 则为 128KB 。Duron 处理器采用的是 ThunderBird(雷鸟)处理器的核心，其 L1 Cache 为 1 2 8 KB，外 频为 100MHz，而 Celeron 采用的是 Coppermine 核心，而且其 L1 Cache 为 3 2 KB，外频仅为 66MHz 。众所周知，CPU 的二级缓存和内存之间的数据传输率始终是系统运行的瓶颈所在。Duron 内置的 128KB一级缓存从数量上已经是 Celeron 的 4 倍，这样在平时工作中就允

5、许有足够多的数据存放在一级缓 存中，一级缓存的命中率提高了，二级缓存的瓶颈就可以得到有效遏制。从这一点上分析，尽管 Duron 只有 64KB 的全速二级缓存，但其性能表现已超过具备 1 2 8 KB 全速二级缓存的 C e l e r o n 。由于 D u r on 与 C e l e r o n 一样也引入了 0 .18 m 的铝工艺技术制造，能耗降低的好处自然就是 超频性能的提升。2 .T h u n d e r b i rd 处理器新款的 Thunderbird(雷鸟 )处理器和 P Coppermine 处理器相比有以下几点区别:首先，在缓存 系统构架方面，Thunderbird

6、处理器采用的是外置缓存构架，而 I n t el 公司一贯采用的是内置缓存构 架。玉林电脑城工程师程先生介绍说，基于内置缓存系统的 P Coppermine 处理器在正常工作时，其存储在 L1 Cache 中所有的数据都 被复制到 L2 Cache 中。基于外置缓存的 Thunderbird 处理器则恰好与内置缓存运作相反，其在工作时不是将L1 Cache 中 的数据复制到 L2 Cache 中，L2 Cache 中只是包含了将要写回内存子系统的备份缓存模块。因此，A MD 一直强调其 Thunderbird 处理器核心采用了 384KB 片内缓存，因为如果 Thunderbird 处理器内建

7、了 128KB 的 L1 Cache 后再加上容量为 L1 Cache 一倍的高达 256KB 的 L2 Cache，累计起来正好 384KB 。其次，虽然 Thunderbird 处理器仍采用 64 位数据通道，但这种 64 位的数据通道比 P Coppermine 处理器所采用的 256 位数据通道窄得多，而这相差 3 /4 的二级缓存数据带宽势必会妨碍 Thunderbird 处 理器较之 P Coppermine 有更佳的性能表现。第三，Thunderbird 处理器和 P Coppermine 处理器 的二级缓存还有一个不同之处在于，T h u n d e r b i rd 处理器内

8、置了 16 通道的二级缓存访问，而 P Coppermine 处理器仅设置有 8 通道二级缓存访问。显而易见，拥有 16 通道相对 L2 Cache 的 Thunderbird处理器比只带有 8 通道相对 L2 Cache 的 P Coppermine 处理器有着更高的数据命中率。3 .P a l o m i no 和 M o r g a n(摩根马)Palomino 处理器是 AMD 对 Intel Pentium 4 处理器的回应，而且很有意思的是发布的时候它居然 被叫做了 Athlon 4，此前并无 Athlon 2 或 Athlon 3 的说法。从设计规划上看它有能力威胁到 Intel

9、 Pentium 处理器的市场份额。这款芯片拥有 512KB 全速二级缓存；起始工作频率大约在 1 .5 G Hz 上 下; 芯片组采用 A M D 7 60 、A M D 7 6 0 MP 、V I A K X 2 66 和 V I A K T 1 33 。Morgan 是用来替换 AMD Duron 处理器的。这样的升级可以保证 A MD 在一个时候只制造一种处理器核心，而不是高端已经升级，低端却仍然保留在过去的水平上，从而降低成本。M o r g an 的关键技 术特征有:64KB 或 128KB 全速二级缓存 ;起始时钟频率 900MHz;芯片组:VIA KM133 、KL-133 、

10、SiS 730S 。 这款处理器被期望在 2001 年 3 季度转而采用0.13 微米的技术加以制造。(AMD 可能会和 IBM 有某种 方式的合作，来提升生产力)。这种转换将有助于降低电力消耗和增加核心的时钟速度。4 .T h o r o u g h b r ed 、A p p a l o o sa 和 B a r t on2 0 01 年年底之前，AMD 将把其第七代处理器过渡到更小、更先进的 0.13 微米制作工艺。第一块 0 .13 微米芯片将是 P a l o m i no 继承者，代号“T h o r o u g h b r ed “。目前，A MD 还没有透露有关 T h o r

11、- o u g h b r ed 的更多信息。据我们所知，A MD 预计在年底开始限量供货，到 2 0 02 年上半年全线生产 Thoroughbred 。既然 AMD 以前把 2002 年初的奋斗目标定在 2GHz，我们就有理由相信 Thoroughbred 将 是 2GHz 的产品。而 M o r g an 的继承者是“A p p a l o o sa “，AMD 计划以这种 0.13 微米的处理器进军经济 型市场。AMD 的规划显示，A p p a l o o sa 将比 T h o r o u g h b r ed 稍微晚一点点发布。A MD 处理器未来的规划中还包括了一个新的面向高性

12、能市场的速龙核心，代号“B a r t on “。和 Thoroughbred 一样，有关 B a r t on 的信息 AMD 说得含糊不清，惟一知道的一点是它将运用从 IBM 获得许可的 SOI(Silicon-On-Insulator)技术。Barton 将在 2 0 02 年下半年某个时候推出，届时，AMD 还计划推出它的第一个 64 位处理器“H a m m er “。5 .K8 代码为“SledgeHammer “(大锤)的 K8 处理器是 AMD 与 Intel Pentium 4 竞争的下一代技术产品。从AMD 已经公布的资料分析，K8 处理器将不再采用全新的 64 位设计，而

13、是重新回到 x86-64 的轨道上来( 即增强型的 x 8 6 -3 2)，以便与现有的 32 位和 16 位程序兼容。K8 就是这种设计下的第一款成品。新一代的 K8 芯片尺寸将会进一步缩小，达到 1 1 0 mm 2 ，同时可以在一个内核中集成两个处理器并 使之并行工作。K8 处理器将不再采用 E V6 总线结构，而是全新的LDT(Lightning Data Transport， 闪电数据传输总线) 。它能提供高达 6 .4 G B /s 的数据传输率，并且兼容当今的外围设备和输入/输出 装置。A MD 也在开发适用于此总线的API(Application Programming Int

14、erfaces，应用程序接口) 和插拔接口。第一颗 K8 将使用与摩托罗拉共同开发的 0 .18 微米铜线互连技术制造， 初始速度为 1 G Hz，2 0 01 年正式上市。A MD 如果能成功开发出 K8，势必会如愿以偿地 成为 x 86 体系的领导者。三、其他厂商的新款 C P U1 .V IA 的 C y r i x 处理器 C y r ix 曾经是一家相当有实力的处理 器设计公司。早在486 时代， C y r ix 便红 极一时，甚至俨然已经可以和当时的 I n t el 分庭抗礼。C y r ix 所设计的 5 x 6120MHz 处理器是一款比奔腾 75 还要快的 4 86 级处

15、理器，推翻了下一代处理器总比上一代处理器要快 的结论，不仅创造了一个奇迹，也延长了 4 86 处理器的生命。不过进入 5 86 时代后 C y r ix 公司便 开始下滑，连年亏损最终被 V I A(威盛)收购。而 586 时代的另一个 C PU 厂商 I DT 也因为经营困难而 被 V IA 收购。C y r i x 便是威盛收购 C y r ix 和 I DT 之后开发的。Cyrix 原名 Joshua(约书亚) ，定位于低端 市场，锋芒直指 I n t el 的 C e l e r on 处理器。但 Joshua 没有上市，后来 VIA 将 IDT 的 WinChip4 重 新命名为 C

16、 y r i x ，这就是 S a m u el 。与前一款 产品不同的是，新款 Cyrix 的芯片面积大幅度 缩小，内核电压也降为 1 .8V，一级缓存为 128KB，但没有二级缓存。由于 Cyrix 内置了 MMX 和 3DNow！指令，因此在多媒体领域应该还是 具有一定实力的。早在处理器面市之前，VIA 便声称Cyrix 将是抢夺 Celeron 处理器市场份额的利器。 玉林工业品市场 电脑批发部工程师张万先生介绍说，首先，Cyrix 的外频可以支持 66MHz 、 1 0 0 M Hz 甚至133MHz，而且为了改变 C y r i x 处理器天生浮点运算能力较差的弱点，新款 C y

17、 r i x 提供了两个 80 位的浮点处理单元。其次，C y r i x 与 Celeron 处理器一样采用了 Socket 370 接口，可以兼 容 C e l e r o n 处理器所使用的芯片组。第三，C y r i x 处理器较之C e l e r o n 还有一点优势，那就是 C y r i x 可以同时支持 Intel 的 MMX 和 AMD 的3DNow！多媒体指令集。 但一些权威媒体的测试表明，由于没有了二级缓存，新 款 C y r i x 的性能大打折扣，综合性能赶不上同频的 C e l e r o n 。 2 .V I A C3 2 0 01 年 5 月 25 日，V I

18、A 在 CeBIT 2001 上发布新的 C336 处理器，采用标准的 Socket 370 接口，起始频率为 7 3 3 M Hz 。该处理器采用 0.15 微米工艺制造，核 心面积只有 5 2 mm 2 ，内部集成了 1 2 8 KB 全速一级缓存，6 4 KB 二级缓存。支持 1 3 3 M Hz 前端总线频率、 3 D N ow！和 MMX 多媒体指令集。另外 VIA 的整合型处理器 M a t t h ew 的计划依旧，并没有受到 Intel Timna 夭折的影响。这颗内建S a m u e l 2 核心、 A p o l l o P r o 1 3 3A 、S3 Savage4

19、、音效、网卡、M o d em，采用 0 .18 微米制程的处 理器，是 V IA 进军低价笔记本电脑的有力武器。3 .C r u s oe2 0 00 年 1 月 16 日，一家在业界很不出名的公司 T r a n s m e ta 突然宣布了他们自行研发的处理器Crusoe 。一石激起千层浪，惹得 I n t el 、AMD 两家自以为世上无人再有能力生产便携机CPU 的厂商大 跌眼镜。Crusoe 是一款应用于笔记本电脑和 Internet 网络设备的新型处理器。Crusoe 芯片的开发者 Transmeta 公司在芯片研发过程中采用了一种革命性的微处理器设计方案。与主流的 x86 处理

20、器完全使 用硬件设计不同，Crusoe 处理器的解决方案采用软硬兼施办法，即硬件引擎核心和软件核心的合成结 构。Crusoe 处理器的硬件核心组成部分采用了高性能低功耗的 VLIW(Very Long Instruction Word， 超长指令 )引擎，其核心指令与普通的 x86 处理器指令没有相同之处。这种 VLIW 结构的处理器逻辑控 制芯片，采用非常简单的设计和软件的指令时序安排。它允许一个简单和非常直接的硬件执行流程， 包括 7 条整数管道流水线和 10 条浮点管道流水线，使得参与处理器逻辑控制的晶体管数量大为减少。而 Crusoe 处理器的软件核心则是包围的软件层构造，以此使得 Crusoe 能与 x 86 硬件结构的处理 器运行指令相同。这个具有全新定义的软件层又称之为“C o d e M o r p h i ng “(代码融合) 软件，它可 以动态“M o r p h i n g(融合)“x86 指令进入本地硬件引擎。在指令执行时，Cruose 编译 x86 指令块一 次，就将编译的结果保存到编译缓冲区中，下一次(已经编译)的代码执行时，系统跳过编译这一 步，以全速直接运行已编译过的指令。