二十四多功能数字钟的设计.DOC

上传人:天*** 文档编号:3608227 上传时间:2019-06-22 格式:DOC 页数:6 大小:55.50KB
下载 相关 举报
二十四多功能数字钟的设计.DOC_第1页
第1页 / 共6页
二十四多功能数字钟的设计.DOC_第2页
第2页 / 共6页
二十四多功能数字钟的设计.DOC_第3页
第3页 / 共6页
二十四多功能数字钟的设计.DOC_第4页
第4页 / 共6页
二十四多功能数字钟的设计.DOC_第5页
第5页 / 共6页
点击查看更多>>
资源描述

1、1实验二十四 多功能数字钟的设计钟太绵(2012213696)一、设计框图如下:二、程序代码如下LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.std_logic_arith.all;entity CLOCK28 is port( Clk : in std_logic; -时钟输入 1KHZRst : in std_logic; -复位输入 S1,S2 : in std_logic; - SPK : out std_logic; - LED: out std_logic_VEC

2、TOR(3 DOWNTO 0); DISPLAY : out std_logic_vector(6 downto 0); SEG_SEL : OUT std_logic_vector(2 downto 0) ); end CLOCK28; architecture behave of CLOCK28 is TYPE STATES IS(T0,T1,T2,T3);SIGNAL CT,NT:STATES;SIGNAL CLK1HZ,CLK5HZ:STD_LOGIC;SIGNAL QM,QS:INTEGER RANGE 59 DOWNTO 0;SIGNAL QH:INTEGER RANGE 23 D

3、OWNTO 0;SIGNAL DE:INTEGER RANGE 7 DOWNTO 0;SIGNAL M0,M1,M3,M4,M6,M7,MT,MD:std_logic_vector(3 downto 0); -VARIABLE M0,M1:STD_LOGIC_VECTOR(3 DOWNTO 0 );SIGNAL FULL,FULL2:STD_LOGIC;SIGNAL BEE,FG:STD_LOGIC;BEGINPROCESS(CLK,FULL)VARIABLE CNT:integer range 4999 downto 0;-10kHZ CHANGE TO 1HZVARIABLE CNT1:S

4、TD_LOGIC;BEGINIF CLKEVENT AND CLK=1 THENIF CNT=4999 THENCNT:=0;FULLNTIF(QS=50 and QM=59)THEN NTIF(QS=55 and QM=59)THEN NTIF(QS=0 and QM=0)THEN NTNT59) THEN- OR S2=0 OR S1=0;S:=S REM 60;M:=M+1;END IF;IF(M59) THENM:=M REM 60;H:=H+1;END IF;IF(H23)THENH:=H REM 24;4END IF;END IF;IF CLK5HZEVENT AND CLK5HZ=1 THENIF(S2=0) THENF2:=1;ELSEF2:=0;END IF;IF(S1=0) THENF1:=1;ELSEF1:=0;END IF;END IF;QSSPKSPKSPKSPKSPKMDMDMDMDMDMDMDMDMDDisplayDisplayDisplayDisplayDisplayDisplayDisplayDisplayDisplayDisplayDisplayNULL;END CASE;END PROCESS;END BEHAVE;三、modelsim 波形仿真如图

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 重点行业资料库 > 1

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。