多道脉冲幅度分析仪.ppt

Southwest university of science and technology,多道脉冲幅度分析仪的设计与实现,The Design and implementation of  the multichannel pulse height analyzer,题目研究背景及意义,核能谱测量技术是一门综合性很强新兴技术，综合了电子技术、核探测技术、计算机技术等多个学科。目前，它已经成为物质成分分析的重要手段之一，在医学、地质学、生物学、环境学、化学、考古学等学科扮演愈来愈重要的角色。,设计报告要求,“多道脉冲幅度分析仪的设计与实现”研究背景与意义,题目研究背景及意义,在核辐射测量中，入射粒子的能量和核探测器输出的脉冲信号幅度成正比，通过测量脉冲信号的幅度就能够分析出辐射能量。因此，在核能量测量中脉冲幅度测量技术非常重要的课题。,题目研究背景及意义,能谱的获取、分析也是核分析方法中最重要的手段之一，通过对辐射源能谱的获取和分析可以直接或间接地得到辐射物质的结构、组成元素的种类以及含量等重要信息。,题目研究背景及意义,然而，传统的获取能谱的核谱仪，主要是以电子学器件对核信号进行放大成形、基线恢复、堆积判弃和脉冲信号峰值保持为特点的模拟核谱仪。近年来，高速、高分辨率的模数转换器件、各种数字化器件迅猛发展。为新一代数字化系统的诞生奠定了坚实的基础，以数字信号处理器对多道脉冲幅度进行提取和分析为特点的数字化核谱仪成为了可能.,数字核谱仪的优点,理想性。不同信号的探测器输出核信息是不同的，但是同一种型号的核探测器输出的核信息特征是已知的，通过适当的数字信号处理后，可以从采集到的数字核信号滤除带有的噪声提取出较理想的核信息。,数字核谱仪的优点,灵活性。在模拟核谱仪电子系统中，信号处理是由不同的硬件来完成，而在数字核谱仪系统中，可以通过较少的必要硬件配合信号处理软件，实现各种功能和任务。同时在测量过程中可根据被测对象、测量目的、探测器的不同，方便快速地改变数字处理算法，满足新的测量要求。使得系统的适应性显著提高。,数字核谱仪的优点,优越性。为了实现核信号的最优化处理，数字式多道脉冲幅度分析仪器可以根据探测信号的不一样而选择不一样的处理算法。从而能准确地提取核信息。,数字核谱仪的优点,稳定性。在数字核谱仪系统中，用数字信号处理算法实现信号处理，不会随着环境（如温度等）的变化、器件的老化而改变其稳定性，而模拟核谱仪系统中所用电学器件较多，受环境的影响大，不稳定。,数字核谱仪的优点,抗干扰性。数字化的核信息在传输、处理过程中不会因为外界环境影响而引入额外的噪声与干扰。 更多功能的实现。由于数字信号处理器不断的发展，其计算、处理、存储能力会更加强大，那么就可以对核信息进行多参数提取。,国内外发展现状,国外的数字核谱仪早在 20 世纪 90 年代末已经商业化了，然而我国的数字核谱仪的研制和应用仍处于初级阶段。,国内外发展现状,早在 1973 年，荷兰 Philip 实验室的 H.KOENAN 等人采用数字滤波器对核信号进行处理。设计了横向数字滤波器，将核信号成形为梯形脉冲，并且设计了一套基于数字滤波器的 X 射线能谱测量系统。但是鉴于当时硬件水平的限制，系统结构复杂、功耗大、成本高。同时由于当时的 ADC 器件的局限，系统的死时间相当大。所以，该数字式核能谱测量系统不论在性能、结构方面都没能超越当时的模拟式系统。但是，具有重大意义的是，它证明了数字化核测量系统的可行性，为后来的数字化核仪器的发展提供了有利的依据。,国内外发展现状,到 20 世纪 90 年代早期， ADC器件、可编程逻辑器件、DSP 技术迅猛发展，核信号数字处理技术的研究再次活跃起来， XIA、ORTEC、CANBERRA 和 Amptek 等公司都对数字多道分析仪的实际应用做了大量研究。从 1997 年的第一批数字式多道分析仪产品面向商业化，到目前己经推出了多套同功能产品，而且其指标逐步提高,国内外发展现状,国内目前还没有成形的，面向商业的数字式核能谱测量产品，但是一些大学和科研机构对数字式能谱测量仪的研制也进行深入研究。四川大学物理科学与技术学院在 ADC 前端的滤波成形、脉冲成形、数字核能谱获取等方面有相关文献报告；清华大学工程物理系也在这些技术上进行了深入研究；第二炮兵工程学院对辐射信号的数字分析、脉冲堆积判别、基线估计等方面做了相关的研究。成都理工大学核技术与自动化工程学院采用曲线拟合等方法对数字核信号进行处理，并研制了基于 FPGA 的数字核谱仪。,设计报告要求,“多道脉冲幅度分析仪的设计与实现”研究内容,研究内容,本课题的研究任务是设计一套多道脉冲幅度分析仪，根据核辐射能量的强弱与转换的电压脉冲信号的最大幅度成正比的原理，通过对电压脉冲信号的获取与处理实现核辐射能谱测量。对核探测器输出信号先进行模拟处理，成形为满足高计数采样的高斯型波形。然后数字化并进行寻峰处理、峰值计数、多道存储，最终得到其能量谱，将能量谱数据传输到PC上位机实现能谱分析，能谱分析主要针对能量谱的最高峰，重点区总和，重点区净面积，各通道能量大小，能量分布情况等。,研究内容,1、探测器信号的模拟处理。包括信号滤波，极—零相消，积分成形，剔除干扰，抑制噪声，程控放大等。 2、高速、高分辨率的A/D数据采集。对成形放大后的模拟信号量化成数字信号，在高采样率，高分辨率采集系统中确保数据的正确性。 3、FPGA数字信号处理。运用FPGA平台设计硬件寻峰处理算法，稳定可靠。主要包括数据寻峰、多道计数、多道存储、数据通信。 4、VC上位机设计。运用VC++ 6.0集成开发环境，设计基于MSComm控件的串口通信上位机，并设计算法实现能谱的分析和变换。,设计报告要求,“多道脉冲幅度分析仪的设计与实现”总体设计与分析,总体设计分析,核能谱测量系统 核能谱测量系统通常由核辐射探测器和核电子测量系统两部分组成，而核电子测量系统包括模拟信号的获取与处理，模数变换，数据量的获取和处理以及PC机软件分析四个部分组成如图所示。,,核能谱测量系统,图中模拟信号的获取与处理部分，就是将核辐射探测器输出的各种电信号，经过滤波，成形，放大等处理，尽可能不失真地保持探测器输出信号所携带的核信息。为了提高测量精度，需要将信号数字化，把有用的模拟信号变成数字系统能够接收的二进制数据，然后由数据获取和处理部分进行数据分析处理，最后将分析处理的结果结合计算机软件分析得到能谱信息。,总体设计分析,多道脉冲幅度分析仪系统分为硬件部分和软件部分。系统硬件部分主要包括：电源模块、FPGA数据处理模块、MCU控制模块、液晶屏显示模块、放大成形模块、程控增益模块、A/D采集模块和UART协议通信模块。系统软件部分主要包括：Atmega128单片机软件设计、FPGA硬件电路设计以及基于VC的上位机程序设计，,,系统关键技术,1、RC微分滤波成形与RC积分滤波成形的电路设计； 2、信号放大器如何实现增益线性可调； 3、信号差分驱动及其A/D采集电路的设计； 4、FPGA的硬件寻峰算法设计； 5、FPGA与PC机的数据通信，数据包收发； 6、MSComm控件的使用以及OnComm事件消息的处理。,设计报告要求,“多道脉冲幅度分析仪的设计与实现”总体结构,系统硬件的总体结构,根据系统总体设计得到的结论，系统在硬件结构上分为以下八大模块：电源模块、FPGA数据处理模块、MCU控制模块、液晶屏显示模块、成形滤波模块、程控增益模块、高速A/D采集模块，UART协议通信模块,多道脉冲幅度分析仪硬件系统框图,,,设计报告要求,“多道脉冲幅度分析仪的设计与实现”电源模块设计 24V输入， ±12V， ±5V，3.3V和1.5V输出,电源模块,本系统采用多种电源供电，其中成形滤波模块中的运算放大器OP37EZ需要±12V供电，程控放大芯片AD603需要± 5V供电，MCU以及FPGA外围供电为+3.3V，FPGA内核供电为+1.5V。我们选用市场常用的78、79系列三端稳压器芯片做12V与5V供电，效果好，性价比高，其空载电压纹波小于2mV。 3.3V电源以及1.5V电源模块，我们选择了低压差线性稳压器TPS73633、TPS73615，该芯片由TI公司推出，其压差典型值仅为75mV，电路简单，性能特别优秀。其输入电压范围为1.7V—5.5V，具体电路如图所示。,,,电源模块,电源模块,设计报告要求,“多道脉冲幅度分析仪的设计与实现”FPGA数据处理模块 FPGA概述 FPGA核心电路,FPGA技术及HDL硬件描述语言,FPGA（Field Programmable Gate Array）即现场可编程逻辑门阵列，是一个包含有可编程逻辑元件的半导体设备，可供开发者现场程式化的逻辑门阵列元件。内部主要由可配置逻辑模块CLB、输出输入模块IOB和内部连线模块三个部分组成。 FPGA是一种硬件可编程器件。它通过对内部的16×1RAM组成的查找表的查找实现逻辑组合，每个查找表都与一个D触发器的输入端相连接，再由触发器来驱动其他的逻辑门或I/O端口，这样构成了既能设计组合逻辑电路又能实现时序逻辑电路的基本逻辑单元，也就是系统门。对于FPGA设计的整个系统而言，其逻辑功能是取决于内部存储单元的编程数据，存储在存储器单元中的逻辑值决定了逻辑单元的逻辑功能和各模块之间或模块与I/O间的连接方式，并最终决定了实现FPGA的功能。,FPGA的基本特点,采用FPGA设计特定功能的ASIC电路，而且用户不需要投片生产，就能得到合用的芯片。 FPGA可做其它全定制或半定制ASIC电路的中试样片。 FPGA内部有丰富的触发器和I/O引脚，满足系统门需求。 FPGA是ASIC电路中开发费用最低、设计周期最短、风险最小的器件之一。 FPGA采用高速CHMOS工艺，功耗低，满足低功耗市场需求，可以与CMOS、TTL电平兼容。目前FPGA的制造工艺能够达到26nm。,HDL硬件描述语言,HDL是一种国际通用的描述数字电路和系统的硬件描述语言，用它不仅可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。在EDA工具的支持下，可以快速的实现设计者的设计思想， Verilog HDL和VHDL是世界上最为流行的两种硬件描述语言,硬件描述语言有不同于其他软件语言的特点,功能的灵活性，HDL支持从门级、开关级、RTL、行为级等不同抽象层次的电路进行描述，并支持不同抽象层次描述的电路组合为一个电路模型，用硬件描述语言设计数字电路系统是一种贯穿于设计、综合和仿真的方法 HDL支持高层次的设计抽象，可应用于设计复杂的数字电路系统，使用硬件描述语言可以在非常抽象的层次上对电路进行描述，将繁琐的实现细节交由EDA工具辅助完成，实现自顶向下的层次化设计。 HDL设计可以不依赖厂商和器件，移植性好。故可以封装自己的IP核，缩短了开发周期。,Axel Flash FPGA简介,根据内部存储器的类型、工艺来区分，FPGA可分为 SRAM架构和FLASH构架，SRAM的FPGA由于掉电后不能保存配置数据，所以都需要在外部增加一个昂贵的配置芯片，最大的弊端就是功耗太大，上电启动时需要很大启动电流不能满足现在低功耗的需求，然而Flash架构的FPGA却由于其独特的Flash技术决定了其不同于SRAM FPGA的优势。ProASIC3是Actel在2005年推出的第三代Flash架构的FPGA，以下对其独特的优势做简单介绍。,Actel Flash FPGA简介,先进的Flash开关， Flash技术的FPGA，晶体管拥有7层保护金属膜，两个晶体管就能组成一个Flash开关：具有面积小、低阻抗和容性负载、非易失性等特点。 单芯片， Flash架构的FPGA掉电非易失性，一旦被编程，系统上电时不需要通过外部的配置芯片加载数据。,Actel Flash FPGA简介,高度安全性，Actel Flash架构的FPGA具有3层保护，第一层属于物理层的保护，由于其晶体管受7层金属的保护，很难实现反向工程；第二层是Flash Lock的加密技术，通过将密钥下载到芯片中进行加密来防止对芯片进行非授权的操作；第三层是采用国际上标准的AES加密算法对编程文件进行加密的技术。 高可靠性，大气中存在高能粒子（中子、粒子），带有高能量，如果与某个晶体管发生碰撞，很可能改变其的状态。晶体管发生状态改变需要一定的电压，而Actel Flash架构的FPGA晶体管状态的改变则需要更高的电压，但是大气中一般的高能粒子达不到这种高压。,Actel Flash FPGA简介,低功耗，FPGA一般都具有4种的功耗：上电功耗、配置功耗、静态功耗和动态功耗， Actel Flash FPGA的开关仅又两个晶体管组成，不需要一个很大的电流启动，与由6个晶体管构成SRAM开关相比较，大大减小了上电和配置的功耗。 内可嵌高性能处理器，提供了单芯片的SOC解决方案，将处理器嵌入到FPGA内部，实现单芯片的解决方案。目前Actel可以提供8位的CoreABC、Core8051、Core8051s处理器，可以提供32位的ARM7、CortexM1、CortexM3处理器，这些内嵌处理器，不占用FPGA的逻辑资源，完美地将FPGA和ARM结合在了单个芯片上，这将成为FPGA领域跨时代的里程碑。,A3P1000系统核心电路,本系统数据处理是以FPGA为核心，处理芯片选用ACTEL公司推出的ProASIC3系列flash FPGA A3P1000， A3P1000拥有100万个系统门，完全满足本系统对系统门的需求，系统在硬件上设计为高电平复位，采用48MHz有源晶振作为PLL时钟输入，十针标准Jtag下载接口。其核心电路如图所示。,A3P1000系统核心电路,设计报告要求,“多道脉冲幅度分析仪的设计与实现”控制模块 Atmega128概述 Atmega128最小系统,ATmega128 微控制器简介,ATmega128是 ATMEL公司的推出的8位的RISC微控制器，它在指令和数据吞吐能力比传统的CISC结构要快很多倍。ATmega128具有很丰富的片内资源和数字外设。系统内部提供了大量的可编程的EEPROM和FLASH存储器。从而大大提高了灵活性，消除了访问外部存储器的瓶颈，提高了程序和数据的安全性。ATmega128是ATMEL公司8位系列单片机的最高配置的一款单片机，经常用于嵌入式产品中,ATmega128片上资源,133条指令： 大多数可以在一个时钟周期内完成，工作于16 MHz 时性能高达16 MIPS，硬件乘法器只需两个时钟周期； 128K 字节系统可编程Flash， 10,000次擦写周期； 4K字节的EEPROM和4K内部SRAM，可外扩存储器空间达到64k； 可以通过ISP实现系统内编程 ，遵循JTAG 标准的边界扫描功能 ，支持扩展的片内调试 ，通过JTAG 接口实现对Flash, EEPROM, 熔丝位和锁定位的编程； 两个具有独立的预分频器和比较器功能的8 位定时器/ 计数器 ，两个具有预分频器、比较功能和捕捉功能的16 位定时器/ 计数器 ，具有独立预分频器的实时时钟计数器；,ATmega128片上资源,两路8 位PWM，6路分辨率可编程（2 到16 位）的PWM，8路10 位ADC ，8 个单端通道 ，7 个差分通道 ，2 个具有可编程增益（1x, 10x, 或200x）的差分通道； 面向字节的两线接口 ，两个可编程的串行USART， 可工作于主机/ 从机模式的SPI 串行接口； 上电复位以及可编程的掉电检测 ，片内经过标定的RC 振荡器 ，片内/ 片外中断源，支持6种睡眠模式: 空闲模式、ADC 噪声抑制模式、省电模式、掉电模式、Standby 模式。,ATmega128最小系统电路设计,设计报告要求,“多道脉冲幅度分析仪的设计与实现”液晶显示模块 简介 接口电路,液晶屏显示模块,液晶屏模块是系统主要的输出设备，用于显示数据和功能界面。提供最直观的信息给用户。在实际设计中我们主要用于增益档、超量程等信息的显示。 本设计中使用的显示设备是深圳市拓普微科公司推出的LM256160BCW液晶模块。该液晶模块内置20x256x4Byte显示SRAM。使用台湾宏晶公司的UC1611s 液晶控制器，该控制器支持160行、256列的点阵液晶屏；最高支持16级灰阶模式；支持LCD窗口镜像映射,以及像素反转；在关闭灰阶模式后，可储存160x256x4像素。通过写入控制指令和读写显示SRAM可以控制LCD显示图形和字符，也可以更改映射区域达到屏幕跳转和滚动的效果。本设计软件中初始化液晶模块为单色模式，单像素信息量为1bit，本LCD模块采用8080模式，直接与GPIO连接，通过读写IO电平传送数据和指令。,LCD硬件接口电路,设计报告要求,“多道脉冲幅度分析仪的设计与实现”滤波成形模块,滤波成形模块,核探测器原理 辐射粒子与辐射探测器介质相互作用并将其携带的核能量聚集在探测器介质上，通过激发、电离、光电转换等转换过程将其转化为电荷。对电荷进行收集，形成电压脉冲。电压峰值的大小表征了辐射粒子的能量，探测器就是依据此原理制成。探测器按照记录方式可以大致分为径迹室和计数器两大类。计数器就是对电压脉冲的记录来分析辐射事件的信息。常用的计数器类型的探测器包括：闪烁探测器、半导体探测器和气体探测器等。本文所研究的多道脉冲幅度分析仪主要针对计数器类型的探测器。,核辐射探测器输出等效电路,上图中，C是探测器的极间电容，R 是探测器的输出阻抗，通常在10^9数量级以上， I(t)是探测器输出电流脉冲，设TA为脉冲开始时刻， TC为探测器对电流脉冲携带电荷的收集时间， 那么公式,,核辐射探测器输出等效电路,,,,对电流脉冲中电荷收集得到总的电荷量Q，Q的大小通常就与入射粒子能量有关。 I(t)等于流过R和C的电流之和：,设初始条件t=0时，则I(0)=0，V(0)=0，对上式方程求解，得到电压脉冲V(t)的表达式,核探测器输出时间间隔为随机分布的脉冲信号,一般根据探测器的不一样， I(t)输出电流脉冲也不一样，V(t)电压脉冲波形也不一样。但是其波形大体都与下图相似。,核探测信号脉冲性质,波形的上升时间很短，通常在ns级别。而下降时间却很长，通常在ms级别，成指数衰减，整个脉冲顶部十分尖锐，如果直接对输出信号进行采样时，需要AD器件有很高采样频率才能满足； 脉冲幅度的最大值对应于核辐射的能量信息，在进行能谱测量时，需要尽可能的获得这个最大值；,核探测信号脉冲性质,计数率的随机性，入射粒子的随机性导致即使在很低计数率的情况下，也可能会发生脉冲堆积； 由于探测器可能会漏电流、脉冲堆积、电子元器件存在温漂、电源纹波等因素，核脉冲信号的基线不稳定；,核探测信号脉冲性质,探测器、电源、电子元器件等部分产生的随机噪声叠加在核信号之上，脉冲幅度存在一定的涨落； 由于探测器中电荷收集时间和线路中的漏电阻等因素，使得最终获得的电压与应有的电压值存在偏差。核脉冲信号的这些特点恰是数字核谱仪系统中应该解决的关键技术问题。,能谱测量中的能量分辨,能量分辨率是核谱仪重要的性能指标之一，在对多道脉冲幅度分析仪技术研究中，需要考虑影响上述性能指标的主要因素，并尽可能的提高能量分辨率，减小系统的非线性以及死时间。对能量分辨率有影响因素主要包括探测器的固有能量分辨率、噪声、脉冲堆积、基线涨落、幅度亏损、量化误差等等。对下面对几种常见的影响能量分辨率的因素进行分析与讨论。,能谱曲线和能量分辨,对于单能量辐射源，其能谱曲线如图所示，图中能量中心点为E0，是单能量值。FWHM是能谱半高宽，能谱半高宽是衡量能谱仪能量分辨率的重要指标，能量分辨率用R表示，定义为能谱的半高宽FWHM 与能谱峰中心值E0的比值：,能量分辨率是衡量能谱测量系统的主要性能指标，表征了系统区分输入粒子不同能量的能力。,探测器的固有能量分辨率,由核辐射事件作用的物理机制和过程的统计特性知，即使沉积在核探测器中的能量完全相同，探测器的响应也会出现统计涨落，这些统计涨落将会使能谱线有一定的展宽，形成一个高斯型谱峰，从而影响整个系统的能量分辨性能，探测器的这个特性称为固有能量分辨率，记作RD。比如半导体探测器，探测器的固有能量分辨率与相应的谱线半高宽之间的关系可表示为：,探测器的固有能量分辨率,E表示辐射粒子的能量， 表示探测器介质的电离能，FD表示法诺因子。探测器电离能越小，辐射粒子能量E越大时，探测器固有能量分辨率RD就越好。半导体探测器具有良好的固有能量分辨率，就是因为它的电离能比闪烁探测器和气体探测器的小得多。在另一种意义上讲RD为谱仪系统能量分辨率的极限，在实际的能谱测量系统设计中，要尽可能的使谱仪系统的能量分辨率接近RD 。,,。,噪声引起的谱线展宽,电子学噪声会使电路中一些重要节点产生电平的随机涨落，叠加在信号上时，会造成信号幅度的随机涨落，该涨落会引起谱线FWHM的展宽，从而影响系统的能量分辨率。常用 表示噪声对系统的影响， 定义为信号幅度最大值VMax和噪声均方根值VN之比值。,噪声引起的谱线展宽,系统输出端的噪声通常会被折算到输入端，主要表现为：等效噪声电压、等效噪声电荷和等效噪声能量。噪声同样会引起的谱线展宽，用FWHMN表示半高宽，其与等效噪声能量ENE 之间有如下关系：,Q表示输入电流对应的电荷量，W表示探测器材料的平均电离能，e为电子电荷量,脉冲堆积和基线涨落,由于探测器产生的信号在时间上是随机的，而输出的脉冲信号具有一定的宽度和一定形状，因此二个信号或者多个信号相互叠情况可能出现，这种情况称为脉冲堆积，它将使测量系统造成误差。信号经过成形电路后存在很长后沿，尽管每个信号中某一时刻产生的后沿很小，但是当很多信号在该时刻叠加后，会形成一定大小的量并且叠加在信号的基线上，当信号随时间间隔随机变化时，信号的基线也会随机涨落，如果每个信号都是叠加在以前信号产生的基线之上，这样就会使信号幅度产生涨落。我们可以近似认为这种涨落服从高斯分布，该涨落同样可引起谱线的展宽，从而影响系统的能量分辨率。,探测信号的前置放大,在实际的测量过程中，探测器附近总会有一定的辐射剂量的存在，测量人员对核谱仪操作时需要远离现场来。为了减少探测器输出端到放大器输入端的分布电容影响，减少外界干扰，提高信噪比，并使连接信号用的高频电缆阻抗相应匹配。通常把放大器部分分割成前置放大器和主放大器两大部分，前置放大器体积小，一般放置在探测器附近，前置放大器的输入与探测器相匹配，组装在一个结构中，称之位探测器“探头”，其输出信号经过高频电缆线与主放大器相连接，测量工程中，前置放大器参数不变，由后级的主放大器做放大倍数的调节。前置放大器在核辐射测量中有如下作用和特点： 提高系统信噪比； 减小外界干扰的相对影响； 合理布局、便于使用和调节； 实现探测器与传输线，探头与主放大器的阻抗转换和阻抗匹配。,前级放大电路设计,OP37EZ是一款低噪声、低漂移、高速运算放大器。其转换率达到17V/μsec、增益带宽积为63MHz。该运算放大器常应用于麦克风，磁头，唱机前置放大器，高速数据信号调理采集系统和宽带仪器。本系统选取该运算放大器用作信号的前级放大和信号的有源滤波。在进行信号的成形滤波之前，需要先对探头信号进行放大，前面已经介绍了探头信号的特点，其上升沿陡峭，可以看成是阶跃信号，而下降沿成指数衰减，在没有保证输入信号有足够幅度情况下直接输入微分成形电路，会造成明显的幅度亏损，所以前级放大是必须的,前级放大电路设计,微分成形滤波与极-零相消技术,（1）无源RC微分成形滤波 前置放大器的输出信号如图(a)所示，上升时间相当快，通常在ns数量级，而尾部衰减时间却要远远大于上升时间，达到ms级别。这样的脉冲信号容易产生脉冲堆积，脉冲堆积严重影响能量分辨率，导致后级的分析测量设备无法正常处理。 由于信号衰减远大于上升时间，我们可以近似看成信号为阶跃信号，将该信号经过一个由一个电容C和一个电阻R组成的微分电路如图 (b)，RC值的大小决定了信号的衰减时间，这样就可以使堆积信号分开，从基线开始增长，其输出信号如图 (c)。,极-零相消原理,,,,,,,,多道脉冲幅度分析仪的设计与实现,实,,内容安排,实,课题的内容实质及研究目标,系统总体结构设计,系统硬件电路设计,系统整体调试,系统软件设计,,1,2,3,4,5,多道脉冲幅度分析仪的设计与实现,内容实质,实,,,,,,,,多道脉冲幅度分析仪的设计与实现,研究目标,阅读核电子测量相关文献，掌握多道脉冲幅度分析仪的构成原理。 理解各种核探测器的输出信号的特点和指标，设计相关成形电路、零极点相消电路、积分电路、宽带线性放大电路等等。 掌握高速数据采集的相关原理，熟悉相关芯片资料，设计高速ADC采样电路。 学会使用FPGA开发平台，实现数据采集与数据的前期处理。 运用FPGA开发平台，设计相关算法，实现硬件寻峰。 完成FPGA与PC机上层软件的数据通信。 系统联调,多道脉冲幅度分析仪的设计与实现,,系统总体结构设计,多道脉冲幅度分析仪的设计与实现,,系统硬件设计,实,系统在硬件结构上分为以下几个模块： 电源模块 FPGA数据处理模块 MCU控制模块 液晶屏显示模块 成形滤波模块 程控增益模块 高速A/D采集模块 UART协议通信模块,多道脉冲幅度分析仪的设计与实现,微分成形电路设计,下冲的后沿部分可以用 来表示， 尽管其值很小，但是尾部拖得很 长，会带来幅度过载问题。,(1),(2),多道脉冲幅度分析仪的设计与实现,实,极-零消相电路,,为了避免幅度过载效应，设计电路使其不产生下冲现象，需要电路能够保证微分之后输出为单极性信号。 假设输入系统为 存在一个 的极点。,如果 这样形式（一个极点，一个零点），其零点 和极点 相等，而且 的值远小于 ，那么就可以得到单极性信号，并可以将脉冲缩短。这种方法就是极零相消方法。,,,,,,,,,,,,多道脉冲幅度分析仪的设计与实现,实,,积分成形电路设计,RC积分电路的输出波形虽然有平坦的顶部，但是不对称，其前沿部分明显比后延快，不能算是高斯型波形，要获得高斯型的波形我们采用滤波成形电路 级数越多，输出越趋近于高斯波形，每增加一级，在时域里则完成一次以指数函数为权的平均，因此幅度变小，峰位后移，脉冲宽度越大，越对称，越接近于高斯波形。,,,多道脉冲幅度分析仪的设计与实现,实,,积分成形电路设计,为了使输出波形接近高斯型波形并且有较高的信噪比，实际选择积分电路的级数一般为3-4级,,多道脉冲幅度分析仪的设计与实现,实,有源积分成形电路,有源滤波成形电路由电阻，电容和运算放大器等元器件组成，与无源滤波成型电路相比，有源滤波成形输出信号更加接近于理想的积分和微分特性，由它来构成滤波成形电路，把放大环节和滤波环节结合在了一起，节省了元器件，同时也获得了更好的效果。,多道脉冲幅度分析仪的设计与实现,实,程控增益电路设计（AD603电路设计）,AD603是美国ADI公司推出的具有程控增益调整功能的芯片，噪声低，带宽增益高达90MHz。增益的调整与其自身电压值无关仅与控制电压差Vg成线性关系，硬件电路将芯片7、5管脚相连接。增益范围为-11～+30dB，带宽90MHz。输入压差值DAOUT在-500mV～500mV，增益调节公式为40Vg+10。,多道脉冲幅度分析仪的设计与实现,实,程控增益电路设计（DAC8550电路设计）,DAC8550是一种小型、低功率、电压输出型的16位数字模拟转换器。芯片提供了良好的线性关系。采用3线串行接口，输出电压与写入数据之间的关系为,多道脉冲幅度分析仪的设计与实现,实,信号差分驱动电路设计,在采集系统中，虽然A/D转换器支持单端和差分输入两种方式，但是差动模拟信号输入时，转换器在总谐波失真和无杂散动态范围的方面将获得最佳性能，所以本设计选用了ADI公司的高性能高速差分放大器AD8138进行差分驱动，该放大器具有较宽的模拟带宽，容易用作单端到差分放大器的转换，并且它的输入阻抗高达6MΩ，可以直接与输入信号相连而省略隔离放大器。,多道脉冲幅度分析仪的设计与实现,实,AD9226电路设计,AD9226是ADI公司推出的高速，高分辨率的模数转换器，该芯片采取单电源供电、具有12位精度、数据并行输出、采样频率高达65MHZ，内置2.0V参考基准电压源。采用多级差分流水结构，带有误差校正功能，在数据采集领域应用广泛。,多道脉冲幅度分析仪的设计与实现,实,硬件实物展示,多道脉冲幅度分析仪的设计与实现,实,,系统软件设计,多道脉冲幅度分析仪的设计与实现,实,,ATmega128单片机系统流程,ATmega128控制器整体程序流程设计、整体程序采用20ms作为循环周期，在一个周期内实现以下内容： AD读取 增益档位换算 DAC数据写入 超量程信号获取 超量程提示 液晶显示刷新,多道脉冲幅度分析仪的设计与实现,实,,DAC8550数据写操作及液晶初始化,DAC8550数据写操作流程图,液晶初始化流程图,多道脉冲幅度分析仪的设计与实现,实,,FPGA串口数据帧收发,串口通讯传输率为115200bit/s，波特率的准确性是确保数据传输成功、正确的关键，所以FPGA在产生波特率时钟时应尽量减小误差，为了提高系统容错处理，我们将波特率设为实际波特率的N倍，这里N=16。,数据发送模块框图,数据接收模块框图,多道脉冲幅度分析仪的设计与实现,实,FPGA数据寻峰,为了保持时序同步，FPGA内部时钟与AD采样时钟为同一时钟源，FPGA在时钟上升沿将AD数据锁存，数据流根据上位机发送的通道命令，将数据进行转化，数据输出进入寻峰模块，寻峰逻辑模块将寻到的峰值数据传送到多道累积模块，多道累加模块完成数据的分道地址存储。,FPGA数据寻峰模块框图,多道脉冲幅度分析仪的设计与实现,实,数据寻峰算法,寻峰算法采用双阈值法，由阈值产生器生成动态的上下阀值，上下阀值确定峰值锁存器中的数据与数据流比较的起止。使用双阈值比较器可以有效避免信号在阈值前后振荡而造成重复寻峰。当阈值产生器确定上阈值后，启动数值比较，将数据流逐一与峰值锁存器中的数值相比较，使峰值锁存器中的数值始终保持最大值，当阀值产生器确定了有效下阈值时停止比较，一个寻峰周期就结束了。 最后峰值锁存器中的数值就是脉冲峰点。,寻峰算法简图,多道脉冲幅度分析仪的设计与实现,实,串口事件处理函数设计,事件驱动通信，是一种功能很强的处理串口数据的方法。MSComm控件使用OnComm()函数对事件进行捕获和处理。触发OnComm函数事件有多种，在每次事件触发后需要调用GetCommEvent()函数获取事件值，事件值为2时表示接收缓存有数据。在读接收缓存数据时采用variant_inp.Attach(m_CtlComm.GetInput())方式读取; 这种方式读取避免了直接由GetInput ()函数读取时产生内存浪费。,串口事件处理函数流程图,,多道脉冲幅度分析仪的设计与实现,实,系统调试,多道脉冲幅度分析仪的设计与实现,实,串口上位机调试,