1、题目 ： 频率计数器 班级 ： 学号： 姓名 ： 指导 : 时间: 2013.6.3-2013.6.9 景德镇陶瓷学院目录1、 总体方案与原理说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12、 时基电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23、 放大整形电路. . . . . . . . . . . . . . . . . . . . . .
2、 . . . . . . . . . . . . . . . . 34、 逻辑控制电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45、 计数器. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .56、 锁存器. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3、 . . . . . . . . . . . . . . . . . . 77、 译码电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88、 总体电路原理相关说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99、 总体电路原理图. . . . . . . . . . . . . . . . . . . . . . . . . .
4、. . . . . . . . . . . 1010、 元件清单. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11参考文献. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12设计心得体会. . . . . . . . . . . . . . . . . . . . . . . . .
5、 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1311、总体方案与原理说明交流电信号或脉冲信号的频率是指单位时间内产生的电振动的次数或脉冲个数。用数学模型可表示为：f= Error! No bookmark name given. 式中 f 为频tN率。N 为电振动次数或脉冲数。T 为产生 N 次电振动或脉冲所需要的时间。第一步把各种被测信号通过放大整形电路，使其成为规矩的数字信号实现频率测量的另一必备环节是时基电路。时基电路就是产生时间标准信号的电路装置。通常要求精确稳定，所以采用 1MHz 或 5MHz 石英晶体振
6、荡器做成标准时间信号发生器。一般计数器则采用十位计数器，N 进制的计数器也就是 N 分频器，其 N 进位信号也可作为 N 分频信号。如图 2.1 所示为数字频率计系统原理总框图，被测量信号经过放大与整形电路传入十进制计数器，变成矩形波信号，此时数字频率计与被测信号的频率相同，时基电路提供标准时间基准信号，此时利用所获得的基准信号来触发控制电路，进而得到一定宽度的闸门信号，计数时 1S 内，闸门开通，被测量的脉冲信号通过闸门，其计数器开始计数，当 1s 至 1.25S 闸门关闭，停止计数,所得的数字 N 就是其频率.逻辑控制电路数码显示器译码器锁存器计数器闸门电路放大与整形电路时基电路 VX图
7、11 数字频率计系统原理方框图22、时基电路用于获得稳定的时间基准信号，以此来控制主控门的开启时间，电路见图3.1. Ov图 21 时基电路本设计中采取用 555 定时器组成的多谐振荡器如图 3.1 所示。接通电源后，电容被充电，当 上升到 时，使 为低电平，同时放电三极管 T 导通，此Cv32CVOv时电容 C 通过 和 T 放电， 下降。当 下降到 时， 翻转为高电平。2RCC3CVOv电容器 C 放电所需的时间为 当放电结束时，T 截止，RtpL227.0ln将通过 、 向电容 C 充电， 由 上升到 所需的时间为V12Cv3C当 上升到 时，电路又翻转为低电平。RRtpH)(7.0ln
8、)( 2121 2V如此周而复始，于是在电路的输出端就得到一个周期性的矩形波。其振荡频率为 CRtfpHL)2(43.133、放大整形电路由于输入的信号可以是正弦波，方波，三角波。而后面的闸门或计数电路要求被测信号为方波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成方波。 。对信号的放大功能由三极管构成放大电路来实现，对信号整形的功能由施密特触发器来实现。施密特触发器电路是一种特殊的数字器件，一般的数字电路器件当输入起过一定的阈值，其输出一种状态，当输入小于这个阈值时，转变为另一个状态，而施密特触发器不是单一的阈值，而是两个阈值，一个是高电平的阈值，输入从低
9、电平向高电平变化时，仅当大于这个阈值时才为高电平，而从高电平向低电平变化时即使小于这个阈值，其仍看成为高电平，输出状态不这；低电平阈值具有相同的特点。为保证测量精度，在整形电路的输入端加一前置放大器。对幅值较低的被测信号经放大后再送入整形器整形。如图 3.2.2 为放大整形电路原理图。此电路采用晶体管 3DG100 与 74LS00 等组成，其中 3DG100 为放大器，可对周期信号进行放大再传入整形器中对信号进行整形。图 31 放大整形电路44、逻辑控制电路控制电路需要控制几个模块。包括计数电路，锁存电路，和译码显示电路。通过产生控制信号控制所要控制的模块，同时会产生清零信号和锁存信号，使显
10、示器显示的测量结果稳定.辑控制电路的作用主要是控制主控门的开启和关闭，同时也控制整机逻辑关系。本次设计采用 74LS123N 组成逻辑控制电路，先启动脉冲置成 1，其余触发器置成 0，此时时基电路传入脉冲，控制电路开始工作。被测信号通过闸门进入计数电路，于是计数器译码器开始计数，记下所测信号频率值。当控制电路转为其他状态时，闸门关闭，计数器停止工作，数码管继续显示所测频率值。直到有一次循环，计数器清零，数码管显示消失，到此为止，频率计完成一次测量。脉冲信号可由两个单稳态触发器 74LS123N 产生，它们的脉冲宽度由电路的时间常数决定。由 74LS123N 的功能得出，当 1 、触发脉冲从 1
11、ABRD端输入时，在触发脉冲的负跳变作用下，输出端 可获得一负脉冲，其波形关Q系正好满足图 2.2 所示的波形和的要求，手动复位开关 S 按下时，计数器清零。逻辑控制电路如图 3.2 所示：逻辑控制电路图 4155、计数器为了提高计数速度，可采用同步计数器。采用 4 个 74LS90D 二- 五-十进制计数器，该芯片无需额外的元器件就可实现十进制计数，所以首选。计数器依次从个位开始计数，向上为发出进位信号而是高位开始计数。其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端，在每次时钟脉冲沿到来之前，根据当前计数器状态，利用逻辑控制电路，准备好适当的条件。当计数脉冲沿到来时，所有应翻
12、转的触发器同时翻转，同时也使用所有应保持原状的触发器不该变状态。被测信号经整形后变为脉冲信号（矩形波或者方波） ，送入闸门电路，等待时基信号的到来。时基信号由石英晶体多谐振荡器电路产生，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的.由于频率计的测量范围 19999Hz，因此采用十进制计数器 74LS90D，它不仅可用于对脉冲进行计数，还可用于分频；此电路则需分频，N 位进制计数器就是 N 分频器。被测信号由闸门开通送入计数器，记录所测信号频率值传入译码显示电路中，显示器显示测得频率值
13、；待闸门关闭，计数器停止工作；电路则继续工作进行下次循环，计数器清零，显示器数值消失，频率计完成一次测量。数字频率计测周期基本原理如图 3.3 所示图 51 数字频率计测周期基本原理图6当被测信号的频率较低时，采用直接测频方法由量程误差一起的测量误差太大，为了提高测低频时的准确度，应先测周期 ，然后计算 。XTXxTf1被测信号经过放大整形电路变成方波，加到门控电路产生闸门信号，如，则闸门打开的时间也为 10ms，在此期间内，周期为 的标准脉冲msTX10 S通过闸门进入计数器计数。若 。则计数器记得的脉冲数 =10000sTX1SXTN个。若以毫秒为单位，则显示器上的读数为 10.000。以
14、上分析可见，频率计测周期的基本原理正好与测频相反，即被测信号用来控制闸门电路的开通与关闭，标准时基信号作为计数脉冲。76、锁存器锁存器是构成各种时序电路的存储单元电路，其具有 0 和 1 两种稳定状态，一旦状态被确定，就能自行保持，锁存器是一种脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。在确定的时间内（1s）,计数器的计数结果必须经锁定后才能获得稳定的显示值.锁存器的作用通过触发脉冲控制.将测得的数据寄存起来,送显示译码器.锁存器可以采用 8 位并行输入寄存器.为使数据稳定,采用边沿触发方式的器件.在确定的时间内计数器的技术结果必须经锁定后才能获得稳定的显示值。锁存器
15、的作用是通过触发脉冲控制，将测量的数据寄存起来，送入译码显示器。锁存器可以采用一般的 8 位并行输入寄存器。此电路采用 74LS273N 锁存器，其作用是将计数器在 1s 结束时锁记得的数进行锁存，使显示器上能稳定地显示此时计数器的值。当 1s 计数结束时，通过逻辑电路产生信号送入锁存器，将此时计数的值送入译码显示器。选用两个 8 位锁存器 74LS273N 可以完成上计数功能。当时钟脉冲 CP 的正跳变来到时，锁存器的输入等于输入，即 Q=D，从而将计数器的输出值送到锁存器的输出端正脉冲结束后，无论 D 为何值，输出端 Q 的状态仍保持原来的状态的 Q 不变。所以在计数期间内，计数器的输出不会送到译码显示器。图 61 锁存器芯片
