CMOS集成电路高压技术.ppt

上传人:ga****84 文档编号:366505 上传时间:2018-09-27 格式:PPT 页数:70 大小:7.30MB
下载 相关 举报
CMOS集成电路高压技术.ppt_第1页
第1页 / 共70页
CMOS集成电路高压技术.ppt_第2页
第2页 / 共70页
CMOS集成电路高压技术.ppt_第3页
第3页 / 共70页
CMOS集成电路高压技术.ppt_第4页
第4页 / 共70页
CMOS集成电路高压技术.ppt_第5页
第5页 / 共70页
点击查看更多>>
资源描述

1、集成电路工艺技术讲座第十讲,CMOS集成电路工艺技术,内容,(一)CMOS工艺概述(二)2um P阱硅栅CMOS IC工艺流程(三)先进CMOS IC工艺(四)BiCMOS(五)功率MOSFET(六)BCD,(一)CMOS工艺概述,MOSFET的开启电压CMOS倒相器CMOS结构中的阱LOCOS技术,MOSFET基本方程,VD,P,n+,n+,Qn(y)=-Vg-V(y)-2Co+2qNa2 +V(y)dV=IDdR=IDdy/Z Qn(y)ID=Z/L Co(VG- 2-VD/2) VD - 2/3 2qNa/Co(VD+ 2B)2/3-(2B) 2/3,Qn,VG,线性区和饱和区,VD很小

2、时 VD12VR (p-well) 2.5k/sqIds 17vVtfp 24V,CMOS IC工艺流程(1),形成P 阱 1180C 8.5hr Xjw=7um,P well,N sub (100)2-4 ohm-cm,B+ 70keV1.2E13/cm2,CMOS IC工艺流程(2),LOCOS,P well,N sub,B+ 40keV4E13/cm2,CMOS IC工艺流程(3),栅氧化 450A,P well,N sub,CMOS IC工艺流程(4),Poly Si 淀积 LPCVD 4500A 掺磷 10/sq,P well,N sub,Poly Si,CMOS IC工艺流程(5)

3、,光刻Poly Si 控制CD,P well,N sub,CMOS IC工艺流程(6),P-ch 光刻,注入,P well,N sub,PR,B+,B+ 40keV 2E15,CMOS IC工艺流程(7),N-ch 光刻,注入,P well,N sub,PR,As+,As+ 80keV 5E15,S/D Annealing 900C 30min,CMOS IC工艺流程(8),CVD 2000A SiO2+7000A BPSG,P well,N sub,CMOS IC工艺流程(9),接触孔,P well,N sub,CMOS IC工艺流程(10),金属连线 AlSi 1um,P well,N s

4、ub,(三)先进CMOS IC工艺,先进CMOS IC工艺,沟槽隔离技术热电子效应和漏极工程沟道区掺杂栅极技术源漏浅结技术和硅化物抑制Latch up效应,沟槽隔离技术(1),SiO2,SiN,SiO2,Si,1.2um,5um,沟槽隔离技术(2),Poly Si,热电子效应和漏极工程(1),Vds,Vgs,N+,N+,e* e+e+he*+e+h e*,Emax,Isub,热电子效应和漏极工程(2),最大电场Emax(Vds-Vsat) / IL=0.5um, tox125A xj0.2um Vt=0.7VVds=5V Emax3.6x105V/cmVds=3V Emax2.3x105V/c

5、m,热电子效应和漏极工程(3)(DDD),Gate,n+,n+,n-,n-,p-sub,热电子效应和漏极工程(4)(LDD),Vds,Vgs,n+,n-,E,LDD工艺流程 (1),LDD工艺流程 (2),LDD工艺流程 (3),MOSFET模拟杂质分布,短沟道效应和沟道区掺杂,Poly Si,硅化物,Pocket,Halo,n-,n+,Vt adjust,栅极技术,源漏浅结技术和硅化物 (1),源漏浅结技术和硅化物 (2),源漏浅结技术和硅化物 (3),Latch up效应,避免Latch up效应的对策,ver hor1 =DBNELE/DENBW增加基区宽度(即NMOS与PMOS间距,阱

6、的深度)增加基区掺杂(即增加衬底和阱的浓度)逆向阱低阻衬底高阻外延深槽隔离,高能注入形成逆向阱,杂浓度质cm-3,1017,1016,1015,1014,1.0,2.0,硅表面以下深度 (um),P+,600kev3E13cm-2,(四)BiCMOS工艺技术,BiCMOS 逻辑门,BiCMOS工艺技术,CMOS优势低功耗,噪声容限,封装密度双极型优势开关速度,电流驱动能力,模拟电路BiCMOS综合两者优点,BiCMOS工艺技术,以双极工艺为基础的BiCMOS工艺以CMOS工艺为基础的BiCMOS工艺,利用 N阱作集电极的简单BiCMOS,NMOS 源漏注入PMOS 源漏注入,p+,n+,n+,

7、N 阱,n+,n+,p+,增加一次基区注入,用CMOS双阱工艺的 BiCMOS,P型衬底, P和N+埋层,本征背景掺杂外延优化的P阱和N阱多晶硅发射极双极晶体管增加额外的光刻版: N+埋层,深N+集电极, P型基区,多晶硅发射极,BiCMOS工艺技术,BiCMOS,(五)功率MOSFET,功率MOSFET,高的反向击穿电压100-1000V大的工作电流1-100A输入阻抗高(因此不需复杂的驱动电路)开关速度快(无少数载流子储存和复合问题)功率MOSFET的主要结构双扩散MOS (DMOS)两种DMOS结构VDMOS和 LDMOS,功率MOSFET的应用,Switch Mode Power Su

8、pples (开关电源)AC Adapter (充电器) Switch (电子开关)Motor Driver (马达驱动)DC-AC Converter (逆变器)Lighting (灯具)Power Factor Controler,VDMOS原理图,Poly Si,p,n+,p,n+,Metal,n+ sub,n- epi,Source,Drain,600V/2A VDMOS芯片,600V/4A VDMOS 单元和终端,击穿电压和导通电阻,外延层的选择,LDMOS,Poly Si,n+,n+,P sub,N well,SiO2,CVD SiO2,P-,Drain,Source,LDMOS

9、电位分布,(六)BCD(Bipolar CMOS DMOS),MOS功率集成电路,将低压控制电路和功率器件集成在同一芯片,PWM控制电路,DMOS,Bipolar/CMOS/BiCMOS,BCD,N-epi,M1,P-Sub,NPN,LPNP,P Base,LV PMOS,LV NMOS,N-well,P-well,BN,DN,BP,BN,BN,N+,P+,Passivation,IMD,FOX,ILD,M2,Poly,GOX,N-epi,M1,P-Sub,VDMOS,LDMOS,P Body,Capacitor,HV PMOS,N-well,DN,BP,BN,BN,N+,Passivation,IMD,P-well,P+,BN,Poly,GOX,FOX,ILD,M2,P-well,BP,IMD,P-field,P-field,BP,BP,BCD Technology,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 重点行业资料库 > 1

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。