1、第七章 常用中规模时序逻辑电路,71 计数器72 寄存器和移位寄存器73 脉冲序列信号发生器,计数器711 计数器的概述 7111 计数器概念模的概念 7112 计数器分类712 异步计数器713 同步计数器,711 计数器的概述计数器是一种对输入脉冲进行计数的时序逻辑电路，被计数的脉冲信号称为计数脉冲。7111 计数器概念模的概念计数器中的“数”是用触发器的状态组合来表示，它在运行时，所经历的状态是周期性，即总是在有限个状态中循环，通常一次循环所包含的状态总数称为计数器的“模”。7112 计数器分类1.按计数的功能来分：加法、减法和可逆计数器2.按进位基数来分：二进制计数器和非二进制计数器3
2、.按计数的进位方式（脉冲输入方式）：同步（并行）和异步（串行）,712 异步计数器,7121 异步二进制计数器 1异步二进制加计数器 2异步二进制减计数器 *3异步二进制可逆计数器7122 中规模异步计数器 1电路符号和引脚含义 2逻辑功能 3应用,7121 异步二进制计数器1异步二进制加计数器,2异步二进制减计数器,*3异步二进制可逆计数器,7122 中规模异步计数器,二五十进制异步计数器（7490）1电路符号与引脚符号,14个引脚的集成芯片6个输入端，4个输出端QAQBQCQD为数据输出端S91和S92 为直接置位端 R01和R02为直接复位端CPA和CPB分别为脉冲输入端电源VCC（5脚
3、）地GND（10脚）,逻辑功能,直接复位置9计数,2应用1）构成二进制和五进制计数器 i)一位二进制计数器,ii)一位五进制计数器,2）构成十进制计数器8421码,5421码,3）构成九进制计数器（采用反馈复位法）,4）构成二十四进制计数器*5）构成1000分频器,1 0 0 1,1,0 0 0 0,713同步计数器,7131 同步计数器 1同步二进制加计数器 2同步二进制减计数器 *3同步二进制可逆计数器7132 中规模同步计数器 1电路符号和引脚含义 2逻辑功能 3应用,分别用J-K 触发器和D触发器设计一个三位二进制加计数器。,推广到n位二进制计数器,7131 同步计数器1同步二进制加计
4、数器用JK触发器实现n位二进制同步加计数器，驱动方程为：J0K01J1K1Q0J2K2Q1Q0J3K3Q2Q1Q0Jn1Kn1Qn-2Qn-3Q1Q0,用D触发器实现n位二进制同步加计数器，驱动方程为：D0Q0D1Q1Q0D2Q2(Q1Q0)D3Q3(Q2Q1Q0)Dn1Qn-1（Qn-2Qn-3Q1Q0）,2同步二进制减计数器 *3同步二进制可逆计数器用JK触发器实现n位二进制同步减计数器，驱动方程为：J0K01J1K1Q0J2K2Q1Q0J3K3Q2Q1Q0Jn1Kn1Qn-2Qn-3Q1Q0,用D触发器实现n位二进制同步减计数器，驱动方程为：D0Q0D1Q1Q0D2Q2(Q1Q0)D3Q
5、3(Q2Q1Q0)Dn1Qn-1（Qn-2Qn-3Q1Q0）,7132 中规模同步计数器可预置的四位二进制同步计数器（74161）1电路符号和引脚含义,16个引脚的集成芯片9个输入端，5个输出端QAQBQCQD为数据输出端CP为脉冲输入端T和P为使能输入端电源VCC（16脚）地GND（8脚）OC为溢出进位输出端Cr 为异步清零端 LD为同步预置端,2逻辑功能,异步清零同步预置保持计数当同步计数器加到“1111”时，OC=TQAQBQCQD=1,74161工作原理波形图,Cr 清除,Ld 置入,D0D1D2D3,Q0Q1Q2Q3,CP 时钟,数据输入,P 允许,T 允许,输出,串行进位输出 Oc
6、c,异步 同步 同步 13 14 15 0 1 清除 清除 预置 计数 禁止,3应用 1）构成十六进制计数器,2）构成十进制计数器 i)采用反馈复位法,ii)采用反馈预置法（一),iii)采用反馈预置法（二),1 1 1 1,1,0,0 1 1 0,3）构成二十四进制计数器（采用同步连接和异步连接）,4）分析74161构成的电路，问这是多少进制计数器；有无挂起现象,72 寄存器和移位寄存器,寄存器和移位寄存器是常用的时序逻辑电路，能接受、发送和存放数据，具有记忆、清零、预置等功能，而且能对数据进行移位。每个触发器能存放一位二进制数，n个触发器能存放n位数据。寄存器的三个基本特征：数据存得进，记
7、得住，取得出。四位基本的寄存器：,寄存器和移位寄存器,721 锁存器（暂存器）722 寄存器723 移位寄存器 7231 右移移位寄存器 7232 左移移位寄存器 7233 双向移位寄存器 7234 中规模集成移位寄存器 1电路符号和引脚含义 2逻辑功能 3应用,721 锁存器（暂存器）,采用钟控触发方式的触发器，由电位信号控制，存在空翻现象。八位锁存器（74373）双拍工作方式,“1”,“0”,722 寄存器采用边沿或主从触发方式的触发器，由同步时钟信号控制，克服空翻毛病。八位寄存器（74374）双拍工作方式,“0”,723 移位寄存器,移位寄存器不仅能寄存数据，而且对数据可进行移位；4种不
8、同的工作方式： 并行输入/并行输出； 并行输入/串行输出； 串行输入/并行输出； 串行输入/串行输出；7231 右移移位寄存器,7232 左移移位寄存器,7233 双向移位寄存器当M0时，右移当M1时，左移,7234 中规模集成移位寄存器,通用的双向移位寄存器（74194）1电路符号和引脚含义,16个引脚的集成芯片10个输入端，4个输出端QAQBQCQD为并行数据输出端QA 为左移串行数据输出端QD 为右移串行数据输出端AD为并行数据输入端DR 为右移串行数据输入端DL 为左移串行数据输入端CP为移位时钟脉冲输入端S1和S0为使能输入端(控制端）电源VCC（16脚）地GND（8脚）Cr 为异步
9、清零端,2逻辑功能,异步清零静态保持并行送数,右移左移动态保持,3应用 1）构成环行计数器,2）构成扭环行计数器,3）构成奇数分频器,七分频,4）并行串行的转换,0,1,1,0,0,1,0 N1 N2 N3,N4 N5 N6 N7,1,1 0 N1 N2,N3 N4 N5 N6,1 1 0 N1,N2 N3 N4 N5,1 1 1 0,N1 N2 N3 N4,1 1 1 1,0 N1 N2 N3,1 0 N1 N2,1 1 0 N1,1 1 1 0,0,N7,N6,N5,N4,N3,N2,N1,73 脉冲序列信号发生器,1、脉冲分配器（节拍发生器）将输入时钟脉冲经过一定的分频后分别送到各路输出
10、的逻辑电路，称为脉冲分配器。它常用来产生各种定时信号（或节拍脉冲）。它分为计数型和移位型。计数型节拍发生器的结构框图如下：,三位二进制计数器和38译码器构成的脉冲分配器,1 0 0,111,1 0 0 0 0 0 0 0,0 1 0 0 0 0 0 0,0 0 1 0 0 0 0 0,0 0 0 1 0 0 0 0,0 0 0 0 1 0 0 0,0 0 0 0 0 1 0 0,0 0 0 0 0 0 1 0,0 0 0 0 0 0 0 1,工作波形图,1 2 3 4 5 6 7 8 9,Y0Y1Y2Y3Y4Y5Y6Y7,消除干扰信号的方法：1）用时钟脉冲封锁译码门，但此时顺序脉冲不再是一个接
11、一个。2）将选通脉冲或封锁脉冲加在控制输入端。3）选用扭环行计数器作为脉冲分配器的计数器。4）用环行计数器构成脉冲分配器，其本身即是。移位型节拍发生器,Sd,2、序列信号发生器用来产生规定的串行脉冲序列信号，它可用计数型和移位型脉冲分配器构成。1）计数器型代码发生器：,1,1,0,0,0,1,0,1,11000101序列信号发生器,1 0 0,移位型代码发生器：其结构与移位型计数器相似，但两者有着本质区别。序列信号发生器的结构框图：,假定序列信号发生器产生的序列周期为Tp，移位寄存器的级数（触发器个数）为n，应满足关系式：2n Tp。,例1.（书中254页）用一片74194和适当逻辑门构成“00011101”序列信号发生器。例2.分析以下逻辑图，求它的序列长度和序列信号。,每隔5个时钟脉冲，电路的状态循环一遍，在每个Q端上时序输出10100，10100，这样一组特定的串行序列信号，序列长度为5位，序列值为10100。,串行加法器原理框图,两位串行输入、并行输出双向移位寄存器。该寄存器有两个输入端，其中X2为控制端，用于控制移位方向，X1为数据输入端。当X20时， X1往寄存器高位串行送数，寄存器中的数据从高位移向低位；当X21时， X1往寄存器低位串行送数，寄存器中的数据从低位移向高位。,
