1、 中 北 大 学毕业设计开题报告学 生 姓 名：孙嘉伟学 号：1206024123学 院： 仪器与电子学院专 业： 微电子科学与工程设计(论文) 题 低噪声高增益 CMOS 运算放大器的设目： 计与仿真指导教师: 朱平2015 年 11 月 15 日毕 业 设 计 开 题 报 告1结合毕业设计课题情况，根据所查阅的文献资料，撰写 2000 字左右的文献综述：文 献 综 述一研究背景及意义在晶体三极管时代，对于 AB 类运算放大器性能的研究主要集中在降低功耗、降低电源电压和减小版图尺寸等方面，噪声同样是影响运算放大器性能的相关指标 1。随着 MOS 晶体管的诞生及 CMOS 工艺的发展，CMOS
2、 工艺越来越要求低功耗、低电源和高集成度，然而随着 MOS 晶体管尺寸的减小信号，幅度的降低，芯片的发热量对电路的影响变得很大，MOS 晶体管会给电路带来很大的噪声，器件中的闪烁噪声随着栅极长度的减小会巨幅增加是最为严重的 2。因此，在很多应用领域降低噪声成为衡量运放性能的主要指标之一。例如，CMOS 前端无线收发器，在光电探测领域和光纤通讯领域中，光敏探测器的输出信号可能只有几十毫伏甚至低至几毫伏，在通信工程中，由于决定信一噪比高低的主要因素是前端低噪声放大器，所以降低电路的低频噪声显得尤为重要 3。在这些环境中的集成电路必须具有非常低的噪声才能使输出信号变得稳定，因此对处理小信号的运算放大
3、器提出了很高的噪声要求。实际上这些小信号运放的内部运算放大器性能很大程度上受到内部噪声的影响，甚至成为其性能突破的关键要素。近年来, 随着个人通讯和数据处理的迅速发展，尤其是笔记本电脑、移动通信等便携式设备的普及和普遍使用电池供电，低功耗成为电子产品，尤其是便携式电子产品的主要竞争指标。AB 类运算放大器是许多模拟及数模混合 SOC 系统的一个基本电路单元，低功耗、高性能的 AB 类运算放大器已成为提高系统性能的关键部件。与此同时，随着工艺尺寸和电源电压的不断降低，普通运算放大器大概能实现50-60dB 的直流增益。而一些高精度 A/D 要求放大器的直流增益 100dB，两级放大器虽然能实现较
4、高的增益，但其功耗太大，并且速度也很难满足要求。这样增益增强技术应运而生。由此随着集成技术的发展，对 AB 类运算放大器的性能提出高增益、高速度、低功耗、宽频带、高效率、宽摆幅、低噪声等高要求。要解决这些问题，就要求在这类产品的内部电路结构、器件、材料以及工艺等多方面进行研究，这是一个非常广泛的课题。在电路结构研究方面，AB 类运算放大器作为模拟 IC 中一个最重要的基本电路单元是首先必须考虑的。它是构成开关电容滤波器、信号放大器和输入/输出缓冲器等模拟电路的模块，在模拟运算、信号处理、模数和数模转换器等许多方面有着广泛的应用 4。从市场需求来看，根据不同的应用主要分为通用型、低电压/低耗型、
5、高速型、高精度四大类产品。一般而言，通用运算放大器的应用最广，几乎任何需要添加简单设备、视频系统以及测试、测量仪表等产品中都离不开运放：低压/低功耗运放主要面向手机等以电池供电的便携式电子产品：高精度运放主要针对测试测量仪表、汽车电子以及工业控制系统等。这些系统的性能很大程度上都受到内部的运算放大器性能的影响。因此，必须研究 AB 类运算放大器的基本结构，对内部结构进行分析，对电路的性能研究分析，设计出性能更优越的 AB 类运算放大电路，对提升系统的各方面性能具有重要意义。本设计就是在此背景下对高增益、低噪声、低功耗运放展开研究。设计研究的目的在于如何在设计 AB 类运算放大器的过程中增加增益
6、、降低其自身的噪声、减少自身功耗。二MOS 器件的结构和基本特性在现代的 IC 工业中，必须充分地掌握半导体器件的知识。而这一点对于模拟电路的设计比对数字电路更为重要，因为在模拟电路设计中，我们不能把晶体管等效为一个简单的开关，晶体管的许多二级效应直接影响其性能。而且，因为 IC 技术的未带更新都使器件尺寸按比例缩小，所以这些效应就变得更加重要了。由于设计者往往必须确定哪种效应在给定的电路中可以忽略，因此，深入了解器件的工作情况被证明是非常有价值的 14。1. MOS 管的结构和 I-V 特性如图 2.1 所示为典型的 N 沟增强型 MOS 管的剖面图。图 2.1 NMOS 管剖面图MOS 管
7、的输出特性是指在栅源电压 一定的情况下，漏极电流 与漏源电压之间的关系，即如图 2.2 所示为 NMOS 管的输出特性。因为是预夹断的临界条件，据此可在输出特性上画出预夹断轨迹，如图 2.2 中左边的虚线所示。图 2.2 MOS 管输出特性如不考虑二级效应，NMOS 管导通时的饱和方程是：(2-1)根据图 2.2 所示曲线，可把 NMOS 管的工作状态分为以下四个区域：(1)截止区当 VGSVTH 时，导电沟道尚未形成，I D=0，为截止工作状态。(2)线性区(可变电阻区)在线性区内VDSVGS-VTH (2-2)其 V-I 特性可近似表示为(2-3)而当时称 MOS 管置于深度线性区，上式可
8、近似表达为：VDS2（V GS-VTH ） (2-4)表示较小时，是的线性函数，即 MOS 管此时可等效为一个电阻，阻值变为：(2-5)(3)饱和区当，且时，MOS 管进入饱和区。由于在饱和区内，可近似看成不随变化。因此，可将预夹断条件代入，即可得饱和区 I-V 特性表达式为：VDS VGS-VTH (2-6)式中，它是时的。当 MOS 管工作在饱和区时，其电流受到栅源过驱动电压控制，由此定义一个性能系数来表示电压转换电流的能力，这个性能系数为漏电流的变化量除以栅源电压的变化量，即“跨导” ，并用表示，表达式为：(2-7)跨导的这些表达式在研究随某一参数变化时是有用的。如果保持 W/L 恒定，
9、则随着过驱动电压的增加而增加；如果不变的话，随着过驱动电压的增大而减小。(4)亚阈值区（弱反型区）此时，其中为 MOS 管的温度电压当量。当(为 MOS 管的击穿电压)时，被称作击穿区。三国内外研究现状运算放大器一般是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。运放是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以集成在半导体芯片当中。随着半导体技术的发展，如今绝大部分的运放是以集成电路的形式存在。通常所说的运放就是集成运放 5。运算放大器出现于 20 世纪 60 年代。最初运算放大器主要应用于模拟计算机中，用来执行数学运算，求解微分方程和积分方
10、程。然而，随着半导体工艺技术和集成电路设计技术的不断发展，运放的结构不断改善，功能和性能得到极大拓展和提高，应用领域极为拓宽 6。当前，运放已经成为模拟与数模混合信号系统中的重要组成部分和最基本的电路模块，被广泛应用于各种电子信息系统中完成不同的功能。运算放大器通常采用集成电路（IC）工艺由芯片代工厂（IC Foundry ）制造。通常的运放由四个组成部分构成：差分输入级、中间增益级、输出缓冲级和偏置电路以及补偿电路 7。输入级通常采用差分放大器，理论与实践表明，差分放大器在具有较高增益的同时具有良好的噪声性能，对共模干扰具有很强的抑制能力：中间电压放大级在多数情况下是用于获得尽可能大的电压增
11、益(或电流增益)以及输出摆幅，共射(BJT 工艺 )和共源（CMOS 工艺)放大器是通常采用的结构 8。输出级用于实现与后续电路的匹配缓冲，主要是解决阻抗匹配问题和进行适当功率驱动。偏置电路为各级放大电路提供直流电压或电流，使 BJT 工作在在线形放大区，使 MOSFET 工作在饱和区：补偿电路保证运算放大器闭环应用时系统的稳定性 9。从 1960 年起，单片电路技术的发展，将运算放大器的成本降低了大约两个数量级，最初于 1966 年出现的 741 电路，改变了许多线性电路设计者对于集成电路的兴趣，因此，这一阶段可以说是集成运算放大器发展史上重大转折点，从那以后，美国几乎所有的集成电路制造厂家
12、都生产这种电路。最初生产的集成运放它的交流特性很差，仅限于直流放大应用，如今它已发展为第四代产品 10。第一代集成运放的特点是大部分采用 NPN 管，只有少量 PNP 管，只能满足较低要求，如 1964 年问世的 A702，集成运放的电压放大倍数只有 2000-4000。第二代集成运放以采用有源负载为标志，如 1966 年问世的 A741。第三代集成运放以超 声晶体管作为差分输入级的特点，超 管的 值高达 1000-5000，因此在相同的集电极电流 IC 情况下，输入偏置电流比普通 PNP 管低一个数量级以上，输入电阻高，电压放大倍数可达到 10，如 1972 年问世的 AD50811。第四代
13、集成运放采用了中大规模集成技术，其质量性能指标己接近理想集成运放。每年都有很多新型的、功能越来越高的运放进入应用领域。最新一代运放其带宽从 5 千赫到数千兆赫，供电电源电压从零点几伏到几百伏，输入失调电压和失调电流亦越来越小 12,13。由于性能上的提升，使用起来也越来越方便，运放已经成为任何工程师随手应用的电子单元电路。参考文献1 LIZ,MAJ YUM,et al. Low noise operational amplif er design with current driving bulkin 0.25m CMOS technology C.6th International Conf
14、. China Beijing,2005:630-634.2 朱正涌. 半导体集成电路M.北京:清华大学出版社,2001.3 BRONSKOWSKI C and SCHROEDER D. An ultra low-noise CMOSoperational amplifier with programmable noise-power trade-offC.32ndEuropean Solid-State Circuits Conference,Cairo Egypt.2006:368-371.4 Zhiyuan Li,Jiangguo Ma, Mingyan Yu,Yizheng Ye.Lo
15、w Noise Operational Amplifier Design with Current Driving Bulk in 0.25um CMOSTechnologyJ.IEEE Journal of Solid-State Circuits, 2005,6(38):958-965.5 成立.模拟电子技术 M.南京:东南大学出版社，2006.6 董在望, 李冬梅,王志华,等.高等模拟集成电路M.北京:清华大学出版,2005.7 NAM I and LEE K. High-performance RF mixer and operational amplifierBiCMOS circu
16、its using parasitic vertical bipolar transistor in CMOS technology J.Journal of Solid-State Circuits 2005,2(40):392-402.8 GODET S,TOUMIER E LIOPIS,et al. Baseband Ultra-Low Noise Site:C BiCMOS 0.25um Amplifier and Its Application for an On-Chip Phase-Noise Measurement Circuit J.IEEE Journal of Solid
17、-State Circuits,2009,9(1):781-795.9 Cherry E. M. Common-base-Input Operational Amplifiers C.32nd European Solid-State Device Research Conf. Cairo,Egypt,2005, 6(15):757-760.10 毕查德 拉扎维著。陈贵灿，程君，张瑞智，等译.模拟 CMOS 集成电路设计M.西安 :西安交通大学出版社，2003: 5-62.11 伍民顺 .低电压低功耗 FTFN 及其在模拟集成电路设计中的应用研究D.长沙:湖南大学,2004.12 Philli
18、p E Allen, Douglas R Holberg 著.冯军，李智群译.CMOS 模拟集成电路设计M.北京 :电子工业出版社,2005.13 Kiat-Seng Yeo, Samir S Rofail, Wang-Ling Goh 著.周元兴,张志龙译.低压低功耗CMOSBiCMOS 超大规模集成电路 M,北京:电子工业出版社 ,2003:3-10.14 Tommy K, Mourad. Current status of CMOS low voltage and low power wiredess IC designs J.Analog Integrated Circuits and
19、 Signal Processing,2007,36(3):186-212.15 Duque C J F,Carillo J M. Input/output Rail-to-Rail CMOS Amplifier with Shaped Common-mode Response J.Analog Circuits and Signal Processing, 2003，34(3):221-232.毕 业 设 计 开 题 报 告本课题要研究或解决的问题和拟采用的研究手段（途径）：一本课题要研究或解决的问题了解运算放大器的结构和工作原理，设计出低噪声高增益 CMOS 运算放大器的电路结构，采用 T
20、anner EDA 工具中的 L-Edit 进行电路图的设计，并用 Cadence 进行仿真。二拟采用的研究手段（途径）1.设计方案思路（1）掌握运算放大器的基本知识；（2）熟练使用 Tanner EDA 工具；（3）设计出低噪声高增益的 CMOS 运算放大器大的电路结构；（4）完成电路原理图设计与功能仿真；（5）查阅相关资料，尤其是相关的外文第一手资料，了解本课题在国内外的研究现状及发展方向，积极主动顺利完成毕业设计。2.设计的基本原理2.1 应用 L-Edit 软件进行低噪声高增益 CMOS 运算放大器电路图的绘制。 2.2 用 Cadence 进行仿真。研究 ,对其主要参数进行优化设计。 3.设计阶段可能遇到的问题(1)在学习运算放大器的原理时，可能有些地方难以理解。(2)在学习 L-Edit 软件的过程中也可能出现自己解决不了的问题。(3)在 Cadence 仿真的过程中，各个模块的使用可能不太熟练。(4)有可能出不了仿真波形，还得重新调试。(5)对运算放大器的主要参数的优化设计。(6)得出的仿真波形与实际值有所偏差，进行必要的分析。
