1、组合逻辑电路,第2章,主要内容,2.1 集成逻辑门2.2 常用的组合逻辑模块2.3 组合逻辑电路的分析与设计2.4 组合逻辑电路中的竞争与冒险,各种集成逻辑门的特点、特性和参数；常用组合逻辑模块的特点、应用；组合逻辑电路的分析和设计。,本章重点,2.1 集成逻辑门,SSI（100以下个等效门）,MSI（103个等效门）,LSI （104个等效门）,VLSI（104个以上等效门）,门电路 (Gate Circuit),指用以实现基本逻辑关系和常用复合逻辑关系的电子电路。是构成数字电路的基本单元之一。,一、门电路的作用和常用类型,按逻辑功能不同分,按制造工艺不同分,由双极型三极管构成的逻辑门电路。
2、,由 MOS 管构成的逻辑门电路。,按功能特点不同分,二、高电平和低电平的含义,高电平和低电平为某规定范围的电位值，而非一固定值。,高电平信号是多大的信号？低电平信号又是多大的信号？,由门电路种类等决定,三、获得高、低电平的基本原理,图中的开关S可用二极管、双极型三极管和MOS管实现。,2.1.1 双极型逻辑门电路,TTL 电路（TransistorTransistor Logic）。该类电路的输入端与输出端均采用三极管结构，故得名三极管三极管逻辑电路，简称TTL 电路。 ECL 电路（Emitter Coupled Logic），即射极耦合逻辑电路。 HTL 电路（High Threshol
3、d Logic），即高阈值逻辑电路。 I2L 电路（Integration Injection Logic），即集成注入逻辑电路。,1、双极型三极管的结构,NPN型 PNP型,几种常用的TTL门电路 基础知识：三极管的开关特性,输入特性,输出特性,基本开关电路,几种常用的TTL门电路 基础知识：三极管的开关特性,总之，三极管的 c-e 间相当于一个受 VI 控制的开关。,几种常用的TTL门电路 基础知识：三极管的开关特性,几种常用的TTL门电路-与非门-基本原理,1. 任一输入为低电平（0.3V）时,1V,不足以让T2、T5导通,T2、T5截止,uo=5-uR2-ube3-ube43.4V 高
4、电平！,电位被钳在2.1V,全反偏,1V,2. 输入全为高电平（3.4V）或全悬空时,T2、T5饱和导通,uo =0.3V输出低电平,输入悬空，相当于输入“1”！,几种常用的TTL门电路-与非门-芯片,如：TTL门电路芯片（四2输入与非门，型号74LS00 ),地GND,外形,电源VCC（+5V）,几种常用的TTL门电路-主要特性及参数,1. 电压传输特性,定义：输入电压VI与输出电压VO之间的关系曲线为电压传输特性曲线，即 VO = f（VI）。,2. 输入特性,输入电流与输入电压之间的关系曲线，即II = f（VI）,几种常用的TTL门电路-主要特性及参数,D1导通,输入低电平,输入高电平
5、,与输入特性相关的两个参数：,（1）输入低电平电流IIL是指当门电路的输入端接低电平时，从该输入端流出的电流。（亦称输入短路电流）,前级驱动门导通时，IIL将灌入前级门，称为灌电流负载。,几种常用的TTL门电路-主要特性及参数,3K,（2）输入高电平电流IIH是指当门电路的输入端接高电平时，从该输入端流入的电流（很小）。（亦称输入漏电流）,拉电流负载,输入有低电平,与输入特性相关的两个参数：,几种常用的TTL门电路-主要特性及参数,ROFF 称关门电阻。RI RON 时，相应输入端相当于输入高电平。对STTL 系列，RON 2.1 k。,3. 输入负载特性,几种常用的TTL门电路-主要特性及参
6、数,例 下图中，已知 ROFF 800 ，RON 3 k，试对应 输入波形定性画出TTL与非门的输出波形。,解：波形如图所示。,4. 输出特性,(1)高电平输出特性,输出高电平特性曲线,几种常用的TTL门电路-主要特性及参数,4. 输出特性,(2)低电平输出特性,输出低电平等效电路,输出低电平特性曲线,几种常用的TTL门电路-主要特性及参数,输入为高电平时的噪声容限：输入为低电平时的噪声容限：,在保证输出高、低电平基本不变的情况下，输入电平的允许波动范围称为输入端噪声容限。噪声容限越大，抗干扰能力越强。,5. 噪声容限电压,几种常用的TTL门电路-主要特性及参数,6. 扇出系数,几种常用的TT
7、L门电路-主要特性及参数,(1)当输出为低电平时，设可驱动N1个非门，则有,扇出系数 一个门电路能驱动同类型门电路的个数。即表示门电路的带负载能力。,6. 扇出系数,几种常用的TTL门电路-主要特性及参数,(2)当输出为高电平时，设可驱动N2个非门，则有,则取Nmin N1， N2,由于门电路无论输出高电平还是低电平时，均有一定的输出电阻，故输出电压都要随负载电流的改变而发生变化。这种变化越小，说明门电路带负载的能力越强。,导通延迟时间 tPHL 截止延迟时间 tPLH 平均传输延迟时间 tpd,tPHL,tPLH,tpd 越小，则门电路开关速度越高，工作频率越高。,7. 平均传输延迟时间,几
8、种常用的TTL门电路-主要特性及参数,几种常用的TTL门电路-OC门,1,0,该与非门输出高电平，T5截止。,该与非门输出低电平，T5导通。,1、推拉式TTL门输出端并联问题,当将两个TTL“与非”门输出端直接并联时：,+5VR4门1的T4门2的T5产生一个很大的电流。,产生一个大电流，会因功耗过大损坏门器件；抬高门2输出低电平。,推拉式TTL门输出端不能直接并联！,几种常用的TTL门电路-OC门,2、OC门的结构,当输入端全为高电平时，T2、T5导通，输出F为低电平（0.3V）；,输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC（5-30V ）。,完成“与非”逻辑功能！,
9、OC门逻辑符号：,几种常用的TTL门电路-OC门,3、OC门的应用-实现“线与”,两个或多个 OC 门的输出端直接相连，相当于将这些输出信号相与，称为“线与”。,工作原理：,当Y1、Y2有一个为低电平时，Y即为低电平；只有Y1、Y2同时为高电平时，Y才为高电平；即,几种常用的TTL门电路-OC门,3、OC门的应用-实现“线与”,只有 OC 门才能实现线与！,注意：OC门在使用时必须外接上拉电阻和电源！,几种常用的TTL门电路-OC门,OC门上拉电阻的计算:,（1）输出高电平时,（2）输出低电平时,几种常用的TTL门电路-OC门,3、OC门的应用-做驱动电路,例 下图为用 OC 门驱动发光二极管
10、 LED 的显示电路。已知 LED 的正向导通压降 UF = 2V，正向工作电流IF = 10 mA，为保证电路正常工作，试确定 RC 的值。,解：为保证电路正常工作，应满足,因此，RC = 270 ,分析：该电路只有在 A、B 均为高电平，使输出 uO 为低电平时，LED 才导通发光；否则 LED 中无电流流通，不发光。要使 LED 发光，应满足 IRc = IF = 10 mA。,TTL 与非门有时需要驱动其他种类门电路，而不同种类门电路的高低电平标准不一样。应用 OC 门就可以适应负载门对电平的要求。,OC 门的 UOL 0.3V，UOH VDD，正好符合 CMOS 电路 UIH VDD
11、，UIL 0的要求。,几种常用的TTL门电路-OC门,3、OC门的应用-实现电平转换,注：VDD的范围是5-18V，当VDD=5V时，TTL门电路可直接驱动CMOS门电路！,几种常用的TTL门电路-三态门（TSL）,1、三态门的结构,E 控制端,几种常用的TTL门电路-三态门（TSL）,2、三态门的工作原理,(1) 控制（使能）端E=0时的工作情况,几种常用的TTL门电路-三态门（TSL）,2、三态门的工作原理,(2) 控制（使能）端E=1时的工作情况,以上两种情况表明该三态门为低电平有效！,功能表,3、三态门的符号及功能表,功能表,几种常用的TTL门电路-三态门（TSL）,4、三态门的应用-
12、单向总线,几种常用的TTL门电路-三态门（TSL）,工作时，E1、E2、E3分时接入高电平。,4、三态门的应用-双向总线,几种常用的TTL门电路-三态门（TSL）,VOL（max）；VOH（min） VIL（max）； VIH（min） IIH高电平输入漏电流 IIL低电平输入短路电流 IOL（max）灌电流 IOH（max）拉电流 N扇出系数,TTL门电路参数小结,TTL 集成门的类型很多,那么如何识别它们?各类型之间有何异同?如何选用合适的门?,TTL 集成门小结-应用要点,1. 各系列 TTL 集成门的比较与选用,用于民品,用于军品,具有完全相同的电路结构，但 CT54 系列更适合在温度
13、条件恶劣、供电电源变化大的环境中工作。,按工作温度和电源允许变化范围不同分为,集成门的选用要点,(1)实际使用中的最高工作频率 fm 应不大于逻辑门最高工作 频率 fmax 的一半。,实物图片,双列直插 14 引脚四 2 输入与非门,2. TTL 集成逻辑门的使用要点,(1)电源电压用 + 5 V，,74 系列应满足 5 V 5% 。,(2)输出端的连接,普通 TTL 门输出端不允许直接并联使用。,三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态。,集电极开路门输出端可并联使用，但公共输出端和电源 VCC 之间应接负载电阻 RL。,输出端不允许直接接电源 VCC
14、 或直接接地。输出电流应小于产品手册上规定的最大值。,3. 多余输入端的处理,与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。,接 VCC,通过 1 10 k 电阻接 VCC,与有用输入端并接,TTL 电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。,或门和或非门的多余输入端接逻辑 0或者与有用输入端并接。,2.1.2 CMOS逻辑门电路,PMOS 电路。由P 沟道MOS 管组成，工作速度较低，使用负电源，因而使用不方便。 NMOS 电路。由N 沟道MOS 管组成，工作速度较高，功耗较大，输出阻抗高。 CMOS 电
15、路。由N 沟道和P 沟道MOS 管共同组成。输入阻抗高，输出阻抗低，功耗小，驱动能力强，集成度高，工作速度较低，应用较广泛。 HCMOS 电路。高密度CMOS 电路，集成度高，功耗低，速度快。是当今集成电路的主要生产工艺。,与双极型电路比较，CMOS电路的优点是功耗低，缺点是开关速度稍低。在大规模集成电路中，主要采用CMOS电路。,MOS管的相关知识-N沟道MOS管的结构,沟道区域,绝缘层,MOS管的相关知识-N沟道MOS管的工作原理,VGS=0时，则D、S之间相当于两个PN结背向的串联，D、S之间不通，iD0。,反型层（导电沟道）,当G、S间加上正电压，且VGSVGS(th)时（ VGS(t
16、h)被称为MOS管的开启电压），栅极与衬底之间形成电场，吸引衬底中的电子到栅极下面的衬底表面，形成一个N型的反型层构成D、S之间的导电沟道。,由于VGS 0时，无导电沟道，在增强VGS 电压后形成导电沟道，所以称这类MOS管为增强型MOS管。,N沟道增强型MOS管具有以下特点：,当VGS VGS(th) 时，管子导通，导通电阻很小，相当于开关闭合 。,当VGS | VGS(th) |时，管子导通，导通电阻很小，相当于开关闭合。,MOS管的相关知识-N沟道MOS管的工作原理,当|VGS| | VGS(th) |时，管子截止，D-S间相当于开关断开；,恒流区,截止区,可变电阻区,共源接法,输出特性
17、曲线,基本开关电路,MOS管的相关知识-N沟道MOS管的开关特性,电路图,1、CMOS反相器的电路构成,几种常用的CMOS门电路-CMOS反相器（非门）,PMOS管,NMOS管,思考：在该图中，如何区分两个管子的三个极？,一、CMOS反相器的工作原理,2、CMOS反相器的工作原理,令图中T1和T2的开启电压分别为VGS(th)P 和VGS(th)N，同时令 ，则,a、当 时，有,b、当 时，有,由以上分析可得：1、输出与输入之间的关系为逻辑非。2、电路中两管子交替导通，故称互补对称式MOS电路，即CMOS电路。其功耗很小。,3、CMOS反相器的电压传输特性,AB段：,CMOS反相器和TTL反相
18、器电压传输特性的比较：,（a）CMOS反相器,（b）TTL反相器,CMOS反相器转折区的变化率大，所以更接近于理想开关。,4、CMOS反相器的电流传输特性,电流传输特性是反相器的漏极电流随输入电压变化的曲线。也分为三段：,AB段：输入低电平,T1管导通，T2截止，输出漏极电流近似为零。,CD段：输入高电平,T1管截止，T2导通，输出漏极电流近似为零。,BC段：,T1、T2同时导通，有电流iD同时通过，且在VIVDD / 2附近处，漏极电流最大，故在使用时输入电压不应长时间工作在这段，以防由于功耗过大而损坏。,5、CMOS反相器的输入噪声容限,结论： 可以通过提高VDD来提高噪声容限。,在VI偏
19、离VIH和VIL的一定范围内，VO基本不变；在输出变化允许范围内，允许输入的变化范围称为输入噪声容限。,不同VDD下的电压传输特性,VNH和VNL随VDD变化的曲线,低电平输入噪声容限,高电平输入噪声容限,二、 CMOS 反相器的静态输入和输出特性,1、输入特性,输入特性是指从反相器的输入端看进去的输入电压与输入电流的关系。,2、输出特性,输出特性是指从反相器的输出端看进去的输出电压与输出电流的关系。,反相器输出低电平时的等效电路：,反相器的低电平输出特性：,b.高电平输出特性,2、输出特性,输出为高电平时的电路：,电流的实际方向与所设方向相反,高电平输出特性也和管子的输出特性有关，而且vGS
20、越负，电压下降的越?。,高电平时的输出特性：,三、其他类型的CMOS门电路,与非门：,或非门：,1、与非门的工作原理,当A和B为高电平时:,0,1,1,当A和B有一个或一个以上为低电平时:,电路输出高电平,输出低电平, 电路实现“与非”逻辑功能,与非门的电路结构存在的缺点：,2、带缓冲级的CMOS门电路,为了克服上述缺点，可在门电路的输入、输出端增设“缓冲器”。,缓冲器可由CMOS非门组成。,增加缓冲器后，电路的逻辑功能将改变：,3、漏极开路的门电路（OD门）,特点：可将输出端并联使用，实现“线与”或用作电平转换、驱动器；使用时必须外接电阻和电源。,4、三态输出门（TS门）,（1）结构和工作原
21、理,（2）用途 1）单向总线 2）数据的双向传输,电路符号：,5、CMOS传输门（双向开关，模拟开关）,1CMOS逻辑门电路的系列（1）基本的CMOS4000系列。（2）高速的CMOSHC系列。（3）与TTL兼容的高速CMOSHCT系列。2CMOS逻辑门电路主要参数的特点（1）VOH（min）=0.9VDD； VOL（max）=0.01VDD。所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。（2）阈值电压Vth约为VDD/2。（3）CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。（4）CMOS电路的功耗很小，一般
22、小于1 mW/门；（5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。,四、CMOS门电路的系列及主要参数,（2）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。,CMOS门电路多余输入端的处理：,（1）对于与非门及与门，多余输入端应接高电平。如直接接电源正端，在前级驱动能力允许时，也可以与有用的输入端并联使用。,驱动门的VOH（min）负载门的VIH（min） 驱动门的VOL（max）负载门的VIL（max） 驱动门的IOH（max）负载门的IIH（总） 驱动门的IOL（max）负载门的IIL（总）,六、TTL门与CMOS门之间的接口问题,1
23、、接口需满足的条件,两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件：,采用专用电平移动器40109,2、TTL门驱动CMOS门-电平匹配问题,采用三极管反相器作接口,3、 CMOS 门驱动TTL门-增加驱动电流问题,采用专用器件作接口,2,10,3、 CMOS 门驱动TTL门-增加驱动电流问题,集成逻辑门电路应用举例,例 试改正下图电路的错误，使其正常工作。,VDD,七、集成逻辑门电路的选用,根据电路工作要求和市场因素等综合决定,若对功耗和抗干扰能力要求一般，可选用TTL电路。目前多用74LS系列，它的功耗较小，工作频率一般可用至2
24、0MHz；如工作频率较高，可选用 CT74ALS 系列，其工作频率一般可至50MHz。,若要求功耗低、抗干扰能力强，则应选用CMOS 电路。其中CMOS4000系列一般用于工作频率1MHz以下、驱动能力要求不高的场合；HCMOS 常用于工作频率20 MHz以下、要求较强驱动能力的场合。,应用集成门电路时，应注意：,TTL电路只能用5 V(74系列允许误差5%)；CMOS4000 系列可用 3 15 V；HCMOS系列可用 2 6 V；CTMOS 系列用 4.5 5.5 V。一般情况下，CMOS 门多用 5 V，以便与 TTL 电路兼容。,(1)电源电压的正确使用,(2)输出端的连接,开路门的输
25、出端可并联使用实现线与，还可用来驱动需要一定功率的负载。,三态输出门的输出端也可并联，用来实现总线结构，但三态输出门必须分时使能。使用三态门时，需注意使能端的有效电平。,普通门(具有推拉式输出结构)的输出端不允许直接并联实现线与。,(3) 闲置输入端的处理,(4)信号的正确使用,TTL 电路输入端悬空时相当于输入高电平，CMOS 电路多余输入端不允许悬空。,CMOS电路多余输入端与有用输入端的并接仅适用于工作频率很低的场合。,数字电路中的信号有高电平和低电平两种取值，高电平和低电平为某规定范围的电位值，而非一固定值。门电路种类不同，高电平和低电平的允许范围也不同。,或门和或非门,与门和与非门,
26、多余输入端接地或与有用输入端并接,多余输入端接正电源或与有用输入端并接,UILUOFFUIHUON,UILUSLUIHUSH,通常,以保证有较大的噪声容限,噪声容限越大，则电路抗干扰能力越强。,UIL UOL 0 VUIH UOH VDD,UNL UNH VDD / 2 ，噪声容限很大， 因此电路抗干扰能力很强。,CMOS 传输门既可传输数字信号，也可传输模拟信号。,当输入端外接电阻 RI 时,RI ROFF 相当于输入逻辑 0RI RON 相当于输入逻辑 1,TTL 电 路,CMOS 电路,CMOS 门电路由于输入电流为零，因此不存在开门电阻和关门电阻。,2.2 常用的组合逻辑模块,加法器比
27、较器编码器译码器数据选择器奇偶校验电路,逻辑关系：Fi = fi (X1、X2、Xn) i = (1、2、m),2.2 常用的组合逻辑模块,输入信号,输出信号,特点：由逻辑门构成，任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关。,2.2.1 加法器,用途：加法器是构成计算机中算术运算电路的基本单元。,一、一位加法器,1、半加器,只能将两个1位二进制数相加，不能将低位的进位信号纳入计算的加法器称为一位半加器。,真值表：,逻辑符号：,逻辑图：,2、全加器,能将低位的进位信号纳入计算的加法器称为全加器。,真值表：,逻辑符号：,逻辑图：,1,0,0,1,1,1,0,1,1,1,1,例如做
28、14+7的运算：,=（10101）2 = 16+4+1 =（21）10,0,1,1,1,0,(1110)2+(0111)2,0,二、多位加法器,1、串行进位加法器,优点：电路结构简单。缺点：运算速度慢，只能用在对运算速度要求不高的场合中。,串行进位运算速度慢，用超前进位法可提高运算速度。,不级联时,芯片74LS83的CI 端应接低电平。,常用4位超前进位加法器有74LS83等。,2、超前进位加法器,三、加法器的应用,用一片74LS83把8421BCD码转换成余3码。,解：余3码 = 8421BCD + 0011,余 3 码,8421BCD码,所以：如图连接即可。,0 0 1 1 修正值,例1：
29、,1、真值表（设计一览表）,74LS83的输入,74LS83的输出,8421BCD,A3A2A1A0,修正值,B3B2B1B0,2421BCD,S3 S2 S1 S0,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,0 1 1 0,0 1 1 0,
30、0 1 1 0,0 1 1 0,0 1 1 0,解：,用一片74LS83,附加必要的门电路将8421BCD码转换成2421BCD 码。,例2：,3、修正电路输出逻辑表达式,8421BCD码,修正值,2421BCD码,2、修正电路的设计,观察修正值可知：,2.2.2 比较器,用途：用来比较两个二进制数的大小。,一、一位比较器,真值表：,逻辑图略,二、多位比较器,原理：从高位比起，只有高位相等，才比较下一位。,四位比较器74LS85：,四位比较器功能表,74LS85应用举例: 8位数码比较器(A= A7A0 ,B=B7B0）,2.2.3 编码器,逻辑功能：把输入的每一个高低电平（通常是具有特定含义
31、的某种信息）变成对应的二进制代码。,任何时刻只能允许一个信号输入。,允许多个信号同时输入，但输出信号则按优先等级次序进行编码输出。,按编码方式不同分类：,按输入信号是否互相排斥分类：,一、 普通编码器,3位二进制普通编码器，也称为8线3线编码器，其框图如图所示:,其输出输入的真值表为:,利用无关项化简得到其输出端逻辑式为：,特点：任何时刻只允许输入一个编码信号。,逻辑图,：隐含端,二、优先编码器（以2位二进制编码器为例）,特点：允许输入端同时有多个编码信号，但电路只对优先权较高的一个进行编码。,2. 输出函数式,1、真值表,0 0 0 0,0 0 0 0,0 0 0 0,1 1,1,X,0 0
32、 0 0,0 0 0 0,1 1 1 1,0 0,1,X,输出反码。,要求：,3 、逻辑符号,4 、功能表,1,X X X X,1,0,0,1 1 1 1,0,1,0,有“0”,反码输出,附加的功能端有：,0 1 1 1 0,1 X X X X 1 1 1 1,0 1 1 1 1 1 1 0 1,0 0 X X X,0 1 0 X X,0 1 1 0 X,0 0 1 0,0 1 1 0,1 0 1 0,1 1 1 0,1 1,1 1,1,1,注 意,1、连线图,（1）片(1)工作时：,片(2)不工作,（2）片(1)输入全1不工作时：,片(2)工作,可编出 111、110、101、100,可编出
33、 011、010、001、000,2、工作原理,此时，,此时，,Z2=1,Z2=0,四、常用集成编码器,1、74LS148,2、74LS147,二十进制优先编码器,0编码有效,输出8421BCD反码,10线4线（实为9线4线）,没有 I0 端:,8线3线优先编码器,0编码有效,输出3位二进制反码,74LS148,74LS147,由74LS148的内部结构可知，（设I7优先权最高，I0优先权最低）其输出端的逻辑式为：,74LS148,为了扩展电路的功能和使用的灵活性，在8线3线优先编码器74LS148中附加了选通输出端Y S和扩展端Y EX，且由其结构图可知：,为0时，电路工作无编码输入,为0时
34、，电路工作有编码输入,74LS148的真值表（功能表）：,五、编码器的应用 用74LS148编码器监视8个化学罐液面的报警编码电路。罐中液面高度达到预定高度时，液面检测传感器便输出一个0电平到编码器的输入端，编码器输出3位二进制代码到微控制器。,当T0T7中的任一个输入有效（0电平）时，74LS148输出三位的二进码（A2A1A0），同时使GS输出“0”，向8051申请中断，8051由端口1读入二进码（A2A1A0），进而发出控制指令。,译码是编码的逆过程。,将表示特定意义信息的二进制代码翻译出来。,实现译码功能的电路,2.2.4 译码器,逻辑功能：将输入的每个代码分别译成高电平（或低电平）。
35、,一、 二进制译码器,1） 真值表,3） 逻辑图,1、2位二进制译码器,2） 输出表达式,当 时，译码器禁止，所有的输出端均为0。,当 时，译码器工作；,4）逻辑符号(2线4线译码器),输出0有效的2线4线译码器可用与非门构成，,输出1有效,5）常用集成2线4线译码器,74LS139： 双2线4线译码器,输出0有效,74LS139,输出逻辑表达式,2、三位二进制译码器,逻辑符号（输出0有效）：,它能将三位二进制数的每个代码分别译成低电平。,74LS138,译码器禁止时，所有输出端都输出无效电平,（高电平）。,在控制端有效的前提下，74LS138的8个输出与三个地址端分别构成了以下的最小项关系：
36、,3、综合,1）同理,四位二进制译码器为4线16线译码器。,2）二进制译码器就是n线2n线译码器，即n变量全部最小项的译码器。,4、译码器的功能扩展,例：试用两片74LS138组成4线 16线译码器，将输入的4位二进制代码A3A2A1A0译成16个独立的低电平信号。,A3,思考：若结合门电路，该题的实现方法有几种？,二进制译码器的应用很广，典型的应用有以下几种： 实现存储系统的地址译码； 实现逻辑函数；把原函数化为最小项之和形式；根据函数的变量数n，确定用n线2n线译码器；所用译码器输出1有效时，输出端应附加或门； 所用译码器输出0有效时，输出端应附加与非门。 带使能端的译码器可用作数据分配器
37、或脉冲分配器。,5、译码器的应用,由于有 A、B、C 三个变量，故选用 3 线 - 8 线译码器。,解：,(1) 根据逻辑函数选择译码器,例1：试用译码器和门电路实现逻辑函数,选用 3 线 - 8 线译码器 CT74LS138， 并令 A2 = A，A1 = B，A0 = C。,(2) 将函数式变换为标准与 - 或式,(3)根据译码器的输出有效电平确定需用的门电路,(4)画连线图,例2：试用译码器实现全加器。,解：,(1)分析设计要求，列出真值表,设被加数为 Ai ，加数为 Bi ，低位进位数为 Ci-1 。输出本位和为 Si ，向高位的进位数为 Ci 。,列出全加器的真值表如下：,(3)选择
38、译码器,选用 3 线 8 线译码器 CT74LS138。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。,(2)根据真值表写函数式,1,(4)根据译码器的输出有效电平确定需用的门电路,(5)画连线图,例3：用2线4线译码器作数据分配器,A1A0端：地址码输入端,1 0,1 1 1 1,1 0 1 1,1 0 1 1,1 1 1 1,0 0,0 1,1 0,1 1,A1 A0,地址码,输出,1,0,1,0,例如：令地址码A1A0=10,分配器的功能表,D,解：,二、二十进制译码器,（以8421BCD码的译码器为例）,2、结构：4线10线，没有片选端（即控制端）。,3、常用集成8421B
39、CD码译码器有74LS42，,1、功能：能将8421BCD码译成对应的高、低电平。,三、显示译码器,将输入的 BCD 码译成相应输出信号，以驱动显示器显示出相应数字的电路。,1、数码显示译码器的结构和功能示意,2、数码显示器简介,数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器(LED)和液晶显示器(LCD)等。它们由七段可发光的字段组合而成。,1）七段半导体数码显示器(LED),显示的数字形式,VCC+5 V,串接限流电阻,a g 和 DP 为低电平时才能点亮相应发光段。,a g 和 DP 为高电平时才能点亮相应发光段。,共阳接法数码显示器需要配用输出低电平有效的译
40、码器。,共阴接法数码显示器需要配用输出高电平有效的译码器。,七段数码管显示译码器：,2）液晶显示器(LCD),液晶显示原理：无外加电场作用时，液晶分子排列整齐，入射的光线绝大部分被反射回来，液晶呈透明状态，不显示数字；在相应字段的电极上加电压时，液晶中的导电正离子作定向运动，在运动过程中不断撞击液晶分子，破坏了液晶分子的整齐排列，液晶对入射光产生散射而变成了暗灰色，于是显示出相应的数字。外加电压断开后，液晶分子又将恢复到整齐排列状态，字形随之消失。,LCD优点： 省电(功耗极小)！适用于便携式仪表，如手机。LCD缺点： 不自发光，亮度差； 响应速度慢（10200ms），不宜用于高速系统；,2.
41、2.5 数据选择器,逻辑功能: 根据地址码的要求，从多路输入信号中选择其中一路输出的电路。,输入信号个数 N 与地址码个数 n 的关系为 N = 2n常用 2 选 1、4 选 1、8 选 1和 16 选 1 等数据选择器。,1. 4选1数据选择器,真值表,逻辑表达式,地址变量,输入数据,由地址码决定从路输入中选择哪一路输出。,2. 集成数据选择器,集成双4选1数据选择器74LS153,集成8选1数据选择器74LS151,例1：试用8选1MUX实现逻辑函数：,解：首先求出F的最小项表达式。,当采用8选1 数据选择器时，令A2=A，A1=B，A0=C，则由,D1=D2=D3=D4=D5=D7=1，
42、D0=D6=0,3. 数据选择器的应用,得,逻辑图,注意：因为函数F中各最小项的标号是按A、B、C的权为4、2、1写出的，因此A、B、C必须依次加到A2、A1、A0端。,例2：试用4选1MUX实现三变量函数,解： 首先选择地址输入，令A1A0=AB，则多余输入变量为C的某种形式，余函数Di=f(C)。 确定余函数Di。 将F的表达式变换为与Y相应的形式，有：,连接图略,2.3 组合逻辑电路的分析与设计,2.3.1 组合逻辑电路的分析,2.3.2 组合逻辑电路的设计,目标：分析已知逻辑电路的功能,步骤：,输出函数表达式,描述电路功能,已知组合逻辑电路,简化函数,真值表,2.3.1 组合逻辑电路的
43、分析,例1：试分析图示逻辑电路的功能。,多数输入变量为1，输出F为1；多数输入变量为0，输出 F为0。 因此该电路为少数服从多数电路，称表决电路。,（1）逻辑表达式,（2）真值表,（3）判断：,解：,例2：分析下图所示逻辑电路的功能。,解：,(1)写出输出逻辑函数式,(3)分析逻辑功能,通过分析真值表特点来说明功能。,A、B、C 三个输入变量中，有奇数个 1时，输出为 1，否则输出为 0。因此，图示电路为三位判奇电路，又称奇校验电路。,步骤：,根据要求设计出实际逻辑电路,形式变换,根据设计所用芯片要求,选择所需门电路,确定输入、输出、列出真值表,写出表达式并化简,画逻辑电路图,2.3.2 组合
44、逻辑电路的设计,例1: 交通灯故障监测逻辑电路的设计。,红灯R黄灯Y绿灯G,单独亮正常,黄、绿同时亮正常,其他情况不正常,2、卡诺图化简,3、写最简逻辑式,设：灯亮为“1”，不亮为“0”，正常为“0”，不正常为“1”。,4、用基本逻辑门构成逻辑电路,若要求用与非门构成该逻辑电路呢？,5、用与非门构成逻辑电路,解:(1) 输血者的血型和受血者的血型图：血型配合是输人变量，两者是否符合血型配合原则的结果为输出变量F。按题意会有8个输入变量。用P、Q两个变量的4种组合表示输血者血型，用R、S两个变量的4种组合表示受血者血型，则用4个输入即可。,例2：人类有0、A、B和AB四种血型。输血者与受血者必须
45、符合一定的原则，完整的输血者和受血者之间的血型配合关系如图。试设计一血型关系检测电路，以检测血型关系是否匹配。,(2)根据血型配合关系图，当两者符合血型配合原则，输出变量少1，否则为0。见逻辑真值表。,2.4 组合逻辑电路中的竞争与冒险,2.4.1 逻辑竞争与冒险的概念,任何一种尖峰脉冲都是违背稳态下逻辑关系的一种噪声，应当避免；两个输入信号同时向相反的逻辑电平跳变的现象称为竞争；由于竞争而在电路输出端可能产生尖峰脉冲的现象叫做竞争冒险（0型和1型）。,注意： 竞争是经常发生的，但不一定都会产生毛刺。如上页图中“虚线”A由0变1时也有竞争，却未产生毛刺，所以竞争不一定造成危害。但一旦出现了毛刺，若下级负载对毛刺敏感，则毛刺将使负载电路发生误动作。,2.4.2 逻辑冒险的识别,判断一个组合逻辑电路是否存在竞争冒险，有两种常用的方法：代数法和卡诺图法。,1. 代数法 在一个组合逻辑电路中，如果某个门电路的输出表达式在一定条件下简化为 或 的形式，而式中的 和 是变量 经过不同传输途径来的，则该电路存在竞争冒险现象。,
