1、1数字电子技术 期末试题库一、 选择题： A 组：1.如果采用偶校验方式，下列接收端收到的校验码中， （ A ）是不正确的A、00100 B、10100 C、11011 D、11110、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（ B ）A、逻辑函数的最简与或式 B、逻辑函数的最小项之和C、逻辑函数的最简或与式 D、逻辑函数的最大项之和、在下列逻辑电路中，不是组合逻辑电路的是（ D ）A、译码器 B、编码器 C、全加器 D、寄存器、下列触发器中没有约束条件的是（ D ）A、基本 RS 触发器 B、主从 RS 触发器C、同步 RS 触发器 D 、边沿 D 触发器、5 5
2、5 定 时 器 不 可 以 组 成 D 。A.多 谐 振 荡 器 B.单 稳 态 触 发 器 C.施 密 特 触 发 器 D.JK 触 发 器、编码器（A ）优先编码功能，因而（ C ）多个输入端同时为。A、有 B、无 C、允许 D、不允许、 （ D ）触发器可以构成移位寄存器。A、基本 RS 触发器 B、主从 RS 触发器C、同步 RS 触发器 D 、边沿 D 触发器、速度最快的 A/D 转换器是（ A ）电路A、并行比较型 B、串行比较型C、并串行比较型 D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K 触发器B. R-S 触发器C. D 触发器D. T
3、触发器10.（电子专业作）对于 VHDL 以下几种说法错误的是（A ）A VHDL 程序中是区分大小写的。B 一个完整的 VHDL 程序总是由库说明部分、实体和结构体等三部分构成C VHDL 程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B 组：1、微型计算机和数字电子设备中最常采用的数制是-（ A ）A.二进制 B.八进制 C. 十进制 D.十六进制2、十进制数 6 在 8421BCD 码中表示为- （ B ）A.0101 B.0110 C. 0111 D. 10003、在图 1 所示电路中，使 的电路是-_AY-（
4、A ）2A. B. C. D. 1 2 3 44、接通电源电压就能输出矩形脉冲的电路是- （ D ）A. 单稳态触发器 B. 施密特触发器 C. D 触发器 D. 多谐振荡器5、多谐振荡器有-（ C ）A. 两个稳态 B. 一个稳态 C. 没有稳态 D. 不能确定6、已知输入 A、B 和输出 Y 的波形如下图所示，则对应的逻辑门电路是- （ D ）A. 与门 B. 与非门 C. 或非门 D. 异或门 7、下列电路中属于时序逻辑电路的是-（ B ）A. 编码器 B. 计数器 C. 译码器 D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的-（ A ）A. 延迟 B.
5、 超前 C. 突变 D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路-（ C ）A. RS 触发器 B. JK 触发器 C. D 触发器 D. T 触发器10、电路和波形如下图，正确输出的波形是-（ A ）A. B. C. D. 1 2 3 4C 组：1十进制数 25 用 8421BCD 码表示为 A 。A.11001 B.0010 0101 C.100101 D.100012. 当逻辑函数有 n 个变量时，共有 D 个变量取值组合？A. n B. 2n C. n2 D. 2n3 在 何 种 输 入 情 况 下 ， “与 非 ”运 算 的 结 果 是 逻
6、 辑 0。 D A全部输入是 0 B.任一输入是 0 C.仅一输入是 0 D.全部输入是 14 存 储 8 位 二 进 制 信 息 要 D 个 触 发 器 。A.2 B.3 C.4 D.85 欲 使 JK 触 发 器 按 Qn+1= n 工 作 ， 可 使 JK 触 发 器 的 输 入 端 A 。A.J=K=1 B.J=0,K=1 C.J=0,K=0 D.J=1,K=0 6 多 谐 振 荡 器 可 产 生 B 。3A.正 弦 波 B.矩 形 脉 冲 C.三 角 波 D.锯 齿 波7 在 下 列 逻 辑 电 路 中 ， 不 是 组 合 逻 辑 电 路 的 是 A 。A.译 码 器 B.编 码 器
7、 C.全 加 器 D.寄 存 器8 八 路 数 据 分 配 器 ， 其 地 址 输 入 端 有 B 个 。A.2 B.3 C.4 D.89 8 位 移 位 寄 存 器 ， 串 行 输 入 时 经 D 个 脉 冲 后 ， 8 位 数 码 全 部 移 入 寄存 器 中 。A.1 B.2 C.4 D.810一个无符号 8 位数字量输入的 DAC，其分辨率为 D 位。A.1 B.3 C.4 D.8D 组：1、下列四个数中，最大的数是（ B ）A、 （AF） 16 B、 （001010000010） 8421BCDC、 （10100000）2 D、 （198） 102、下列关于异或运算的式子中，不正确的
8、是（ B ）A、A A=0 B、1AC、A 0=A D、A 1=3、下列门电路属于双极型的是（ A ）A、OC 门 B、PMOSC、NMOS D、CMOS4、对于钟控 RS 触发器，若要求其输出“0”状态不变，则输入的 RS 信号应为（ A ）A、RS=X0 B、RS=0XC、RS=X1 D、RS=1X5、如图所示的电路，输出 F 的状态是（ D ）A、A B、A C、1 D、0 6、AB+A 在四变量卡诺图中有( B )个小格是“1”。A、13 B、12 C、6 D、5 7、二输入与非门当输入变化为( A )时，输出可能有竞争冒险。A. 0110 B. 0010 C. 1011 D. 110
9、18、N 个 触 发 器 可 以 构 成 能 寄 存 ( B )位 二 进 制 数 码 的 寄 存 器 。A.N-1 B.N C.N+1 D.2N9、以 下 各 电 路 中 ， ( B )可 以 产 生 脉 冲 定 时 。 A. 多 谐 振 荡 器 B.单 稳 态 触 发 器 C.施 密 特 触 发 器 D.石 英 晶 体 多 谐 振 荡 器10、输入至少( B )位数字量的 D/A 转换器分辨率可达千分之一。4A. 9 B. 10 C. 11 D. 12E 组：1、下列编码中，属可靠性编码的是_。A格雷码 B. 余 3 码 C. 8421BCD 码 D. 2421BCD 码2、下列电路中，不
10、属于时序逻辑电路的是_。A计数器 B加法器 C寄存器 DM 序列信号发生器3、下列函数 Y=F（A,B,C,D）中，是最小项表达式形式的是_。AY=A+BC BY=ABCD+ACC DYBCAY4、要实现 ,JK 触发器的 J、K 取值应为_。nQ1AJ=0，K=0 BJ=0，K=1 CJ=1，K=0 DJ=1，K=15、用 555 定时器组成施密特触发器，外接电源 VCC=12V 电压，输入控制端 CO 外接 10V 电压时，回差电压为_。A. 4V B. 5V C. 8V D. 10V 二、 判断题：A 组：1、MP 音乐播放器含有 D/A 转换器，因为要将存储器中的数字信号转换成优美动听
11、的模拟信号音乐。 （ ）2、真值表、函数式、逻辑图、卡诺图和时序图，它们各具有特点又相互关联。 （ ）3、有冒险必然存在竞争，有竞争就一定引起冒险。 （ ）4、时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系（ ）5、 （电子专业作）FPGA 是现场可编程门阵列，属于低密度可编程器件。 （ ）B 组：1、时序电路无记忆功能，组合逻辑电路有记忆功能。-（ ）2、在普通编码器中，任何时刻都只允许输入二个编码信号，否则输出将发生混乱。 （ ）3、基本的 RS 触发器是由二个与非门组成。-（ ）4、A/D 转换器是将数字量转换为模拟量。 -（ ）5、逻辑电
12、路如下图所示，只有当 A=0，B=0 时 Y=0 才成立。 -（ ）C 组：51若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。 （ ）2三态门的三种状态分别为：高电平、低电平、不高不低的电压。 （ ）3.D 触发器的特性方程为 Qn+1=D， 与 Qn 无 关 ， 所 以 它 没 有 记 忆 功 能 。 （ ）4.编码与译码是互逆的过程。 （ ）5.同步时序电路具有统一的时钟 CP 控制。 （ ）D 组：1、时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。 （ ）2、D 触发器的特性方程为 Qn+1=D， 与 Qn 无 关 ， 所 以 它 没 有 记 忆 功 能 。 （
13、 ）3、用数据选择器可实现时序逻辑电路。 （ ）4、16 位输入的二进制编码器，其输出端有 4 位。 （）5、时序电路不含有记忆功能的器件。 （ ）三、 填空题：A 组：、数 字 电 路 按 照 是 否 有 记 忆 功 能 通 常 可 分 为 两 类 ： 组 合 逻 辑 电 路 、 时 序 逻 辑 电 路 。、 三态门的三种状态是指_0_、_1_、_高阻_。、实现 A/D 转换的四个主要步骤是_采样_、_保持_、_量化_、_编码_。、将十进制转换为二进制数、八进制数、十六进制数：（25.6875 （ （ D)B)O)5、寄存器分为_基本寄存器_和_移位寄存器_两种。6、半导体数 码 显 示 器
14、 的 内 部 接 法 有 两 种 形 式 ： 共 阳 极 接 法 和共 阴 极 接 法 。7、与下图真值表相对应的逻辑门应是_与门_输入 A B 输出 F0 0 00 1 01 0 01 1 18、已知 L=A + C，则 L 的反函数为 =_。BF9、基本 RS 触发器，若现态为 1，SR，则触发状态应为_1_。10、 （电子专业选作）ROM 的存储容量为 1K8，则地址码为_10_位，数据线为_8_位。B 组：1、请将下列各数按从大到小的顺序依次排列：（246）8；（165）10；（10100111）2；（A4）16 （10100111） 2 （246）8 （165）10 （A4）16 2
15、、逻辑函数有三种表达式： 逻辑表达式 、 真值表 、 卡诺图 。3、TTL 逻辑门电路的典型高电平值是 3.6 V，典型低电平值是 0.3 V。64、数据选择器是一种 多个 输入 单个 输出的中等规模器件。5、OC 门能实现“ 线与 ”逻辑运算的电路连接，采用总线结构，分时传输数据时，应选用 三态门 。6、逻辑表达式为 ，它存在 0 冒险。_BACF7、时序逻辑电路在某一时刻的状态不仅取决于 这一时刻 的输入状态，还与电路 过去的 状态有关。8、触发器按逻辑功能可以分为 RS 、D 、JK 、T 四种触发器。9、双稳态触发器电路具有 两个稳态 ， 并能 触发翻转 的两大特性。10、模数转换电路
16、包括 采样 、 保持 、 量化 和编码 四个过程。C 组：1、二进制（1110.101） 2转换为十进制数为_14.625_。2、十六进制数（BE.6） 16转换为二进制数为 _(10111110.011)2_。3、F= BCD+A C+AB +ABC=m(_7,10,11,12,13,14,15_)。ABC4、F=AC+ D 的最小项表达式为 _m (1,3,9,10,11,14,15)_。5 一 个 基 本 RS 触 发 器 在 正 常 工 作 时 ， 它 的 约 束 条 件 是 + =1， 则 它RS不 允 许 输 入 = 0 且 = 0 的 信 号 。65 55 定 时 器 的 最 后
17、 数 码 为 555 的 是 TTL 产 品 ， 为 7555 的 是 CMOS 产 品 。7、TTL 与非门的多余输入端悬空时，相当于输入_高_电平。8 数 字 电 路 按 照 是 否 有 记 忆 功 能 通 常 可 分 为 两 类 ： 组 合 逻 辑 电 路 、 时 序 逻 辑 电 路 。9 对 于 共 阳 接 法 的 发 光 二 极 管 数 码 显 示 器 ， 应 采 用 低 电 平 驱动 的 七 段 显 示 译 码 器 。10、F=AB+ 的对偶函数是_ F= （A+B） _。CCD 组：1、将（234） 8 按权展开为 282+381+480 。2、 （10110010. 1011）
18、 2=( 262.54 )8=( B2.B )163、逻辑函数 F= +B+ D 的反函数 = A （C+ ） 。 ACFBD4、逻辑函数通常有 真值表 、 代数表达式 、 卡诺图 等描述形式。5、施 密 特 触 发 器 具 有 回 差 现 象 ， 又 称 电 压 滞 后 特 性 。6、在数字电路中，按逻辑功能的不同，可以分为 逻辑电路 和 时序电路 。7、消除冒险现象的方法有 修改逻辑设计 、 吸收法 、 取样法 和 选择可靠编码 。 8、触 发 器 有 2 个 稳 态 ， 存 储 8 位 二 进 制 信 息 要 8 个 触 发 器 。9、逻辑代数运算的优先顺序为 非 、 与 、 或 。71
19、0、寄 存 器 按 照 功 能 不 同 可 分 为 两 类 ： 移 位 寄 存 器 和 数 码 寄 存 器 。E 组：1、数字信号的特点是在 上和 上都是不连续变化的，其高电平和低电平常用 和 来表示。2、请将下列各数按从大到小的顺序依次排列：（123） 8；（82） 10；（1010100）2；（51） 16： ，以上四个数中最小数的 8421BCD 码为（ ） 8421BCD 。3、除去高、低电平两种输出状态外，三态门的第三态输出称为 状态。4、在 555 定时器组成的脉冲电路中，脉冲产生电路有 ，脉冲整形电路有 、 ，其中 属于双稳态电路。5、存储容量为 4K8 的 SRAM，有 根地址
20、线，有 根数据线，用其扩展成容量为 16K16 的 SRAM 需要 片。6、实现 A/D 转换的四个主要步骤是_ _、_ _、_ _和编码。四、 综合题A 组：1、用代数法化简： CABAY_解： _)( CBACB_2、 卡诺图化简：解：_CBY1ABC01100100B_C3、电路如下图所示，已知输入波形，试写出 Y 的逻辑表达式并画出输出波形。解：_BAY84、跟据给定的 波形，画出电路的输出 。iu0u解：5、用 8 选 1 数据选择器 74LS151 实现函数。CBAF ABA0A1A2D01D23D45D67QC F S解：（1）将输入变量 C、 B、 A 作为 8 选 1 数据选
21、择器的地址码 A2、A 1、A 0。（2）使 8 选 1 数据选择器的各数据输入 D0D 7 分别与函数 F 的输出值一一相对应。9即：A 2A1A0CBA， D0D 70 D1D 2D 3D 4D 5D 61则 8 选 1 数据选择器的输出 Q 便实现了函数 。CBAF ABA0A1A2D01D23D45D67QC F S6、分析下图所示的时序逻辑电路，设触发器的初态为 Q1=Q0=0，试：（1） 写出输出方程，驱动方程，状态方程；（2） 列出状态转换真值表；、（3） 画出时序图；（4） 分析电路的逻辑功能。QX0CP1Z 解：1. 写出各逻辑方程：驱动方程： J0=K0=1 J1=K1=
22、nQX0将驱动方程代入 JK 触发器的特性方程 nnQ，得：次态方程： n01 nnn QXX101011 )()()( 输出方程： nQZ02. 列出状态表如表所示。表解 6.2XS0 1Q1n Q0n Q1n+1 Q0n+1 Z Q1n+1 Q0n+1 Z001010011101000100101000101 1 0 0 1 1 0 13. 画出状态图及波形图如图解所示。Q1/110010Q010/00110/00/00/1 1/01/0 1/0X/ZQX0CPQ1Z（a） （b）4. 逻辑功能分析由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4 个状态 00、
23、01、10、11。当 X=0 时，按照加 1 规律从 0001101100 循环变化，并每当转换为 11 状态（最大数）时，输出 Z=1。当 X=1 时，按照减 1 规律从1110010011 循环变化。所以该电路是一个可控的四进制计数器，其中 Z 是进位信号输出端。B 组：1、用公式法化简下列逻辑表达式（1） （A+B） （ + ） （2）A+B+C+ABABC= B+A =12、用卡诺图化简下列逻辑表达式（1） F（A， B，C，D）=m （0，1，2，3，5，7）F= + D3、试画出 Q 端波形，设初始 J=1，Q=0，悬空表示接高电平 AB CD 00 01 11 10 00 1 0 0 0 01 1 1 0 0 11 1 1 0 0 10 1 0 0 0
