1、毕业设计（论文）1微处理器微处理器是建在一块芯片上的一个计算器，1971 年因特尔公司推出世界上第一款微处理器 Intel4004。Intel4004 功能不齐全，它只能做加减，并且一次只能处理 4 位，但令人吃惊的是一切都在一块芯片上。在 Intel 4004 之前，工程师利用芯片或其他零部件开发计算机，从此揭开了微型计算机发展的序幕。1974 年，利用 Intel8088 微处理开始生产家用电脑，它能处理 8 个二进制数，1979 年推出的 Intel8088，第一次打开了市场。 IBM 公司运用这块芯片推出了个人电脑，电脑发展经历了 8088、80286、80386、80486、奔腾、奔
2、腾 II、奔腾 III、奔腾 4，所有这些微处理都是因特尔公司生产的，它们都是在 8088 的设计基础上开发的，奔腾 4 能执行 8088 上的任一套指令，但是它比 8088 快 5000 倍。从以下表格我们可以看出因特尔公司近几年来所生产的各种处理器。（表格 2）名 称 时间 晶体管数量 微 米 时钟频率 数据位宽 MIPS38080 1974 6,000 6 2 MHz 8 位 0.648088 1979 29,000 3 5 MHz 16 位8-位总线 0.3380286 1982 134,000 1.5 6 MHz 16 位 180386 1985 275,000 1.5 16 MHz
3、 32 位 580486 1989 1,200,000 1 25 MHz 32 位 20奔腾 1993 3,100,000 0.8 60 MHz 32 位64-位总线 100奔腾II 1997 7,500,000 0.35233 MHz32 位64-位总线 300奔腾III 1999 9,500,000 0.25450 MHz32 位64-位总线 510奔腾4 2000 42,000,000 0.18 1.5 GHz32 位64-位总线 1,700从这个表中，大体可以看出时钟频率和 MIPS 之间存在一定的关系，最毕业设计（论文）2大的时钟频率是生产进程的一个函数，并且它在芯片内会延迟，晶体管
4、和MIPS 之间有一定的关系，例如 8088 在 5 兆赫兹时就运行一次，但只是以0.33MIPS 的速度来执行（大于每 15 时钟周期执行一条指令）。现在的处理器通常能达到每一个时钟周期执行两条指令的速度，那种运算速度的提高与芯片上的晶体管数量有直接关系。微处理器的内部结构：微处理器执行告诉处理器该做什么的一系列的机器指令，在这个指令的基础上，微处理器完成 3 个基本的功能：1、微处理器用它的算术逻辑单元，能够完成像加减乘除这一系列算术操作，现在的微处理器包含有完整的浮点处理器，它们能够完成非常复杂的浮点数的操作。2、微处理器能把数据从一个存储单元移到另一个存储单元。3、微处理器能做出决定，
5、并且在那些决定的基础上发出一系列新的指令。这些或许就是微处理器能完成的复杂的功能，但那些仅是它的 3 个基本功能，下面的图表说明微处理器是如何执行这些简单功能的：微处理器有地址总线，它把地址送到储存器，它还有一个数据总线，把数据送到储存器或者从储存器里接收数据，它也有读写总线，告诉储存器是想设置还是想取出这个定了位置的储存单元，它还有时钟线，告诉时钟脉冲记录处理器的结果，以及重新设置线把编码器重新设置到零（或者其他什么的）以及重新执行命令。我们假定这儿的位置和数据总线均为 8 位宽。下面是这个简单微处理器的结构表：（图表 1.1）图表 1.11、记录器 A，B 和 C 都是构成触发器的简单的锁
6、存器。2、位置锁恰好记录器 A，B 和 C。毕业设计（论文）33、编码计算器是具有特别递增能力的锁，当接到指令时，它就增加 1或者重新设置到零。4、数据逻辑单元可能和 8 位的加法器一样简单，或者它可能会做加、减、乘和除 8 位数值，我们假定这儿属于后者。5、检测记录器是一个特殊的锁，它能够把经过比较的数值锁在算术逻辑单元里，算术逻辑单元就能正常的比较两个数字，并判断他们是否相等，是否一个大于另一个等，检测记录器也能正常锁住一个阶段加法的进位位，它把这些数值储存在触发器上，然后信息译码器能用这些数值来做出判断。6、图表中 6 个标注了“3State”的方框，这些是三态缓冲器，它能传递 a 1
7、，a 0 或者它能基本上断开它信息的输出，它允许多个信息输出，连接到电源线，但是他们中只有一个能准确驱动 a 1 或 a 0 到流水线上去。7、信息记录器和译码器要控制其余所有的部件。虽然这些图表上没有显示这些结构，但是信息译码里将有控制线做以下事情：1、告诉 A 记录器锁定当前数据总线上的数值2、告诉 B 记录器锁定当前数据总线上的数值3、告诉 C 记录器锁定当前数据总线上的数值4、告诉编码计算器锁定当前数据总线上的数值5、告诉位地址记录器锁定当前数据总线上的数值6、告诉信息记录器 锁定当前数据总线上的数值7、告诉编码计算器增加数值8、告诉编码计算器重新设置到零9、激活 6 个三态缓冲器中的
8、任意一个 10、告诉算术逻辑单元该执行什么指令11、告诉检测记录器锁定算术逻辑单元的检测结果12、激活 RD 线13、激活 WR 线进入信息译码器的是那些检测记录器，时钟流水线以及信息记录器里面的二进制数字行大约十亿条指令。随机存贮器、只读存贮器、位址和数据总线。读、写一般说来都与随机存贮及只读存贮有关。在我们的样本微处理器中，我们有 8 位总线地址宽，8 位数据总线宽，那意味着微处理器能存入（2 8）256 个字节，它一次能读或写 8 个二进字位，我们假定这个简单的微处理器只读存贮 0 开始的位置上有128 个字节及随机存贮在 128 开始的位置上有 128 个字节。ROM 代表只读存贮器。
9、ROM 芯片是用来永久性收集预置字节的位总线毕业设计（论文）4告诉 ROM 芯片取哪个字节及放在哪条数据总线上。当 RD 线变化状态时，ROM 芯片就会把被选择的字节呈现到数据总线上去。RAM 代表随机存贮器，RAM 包括信息字节微处理器能读或写给那些依靠 RD 或 WR 线是否注册的字节。RAM 芯片的一个问题就是当断掉电源时，它上面的一切信息就不会保存下来那就是计算机需要 ROM 的原因。顺便说一下，几乎所有的计算机都包括一定量的 ROM（开发一个不包含 RAM 的简单电脑是可能的许多微控制器通过在处理器芯片本身上面放少量 RAM 字节就可以完成，但一般说来，一个不包含 ROM 的电脑是不
10、可能的）。在 PC 机上， ROM 被叫做 BI0S（基本输入 /输出系统）当微处理器开始运行时，它就开始执行它在 BIOS 中找到的指令。BIOS 指令做一些检查机器硬件是否出故障的事情，然后此指令到硬盘上去获取引导程序扇区这个引导程序。扇区是另一个小程序，BIOS 从磁盘上读取后把它存入RAM 微处理器，然后开始从 RAM 上执行引导程序扇区的指令。引导程序将告诉微处理器到硬盘上去读取一些别的信息存贮到 RAM。在那儿，微处理器然后执行等等，这就是微处理器读取和执行的整个操作系统。这儿显示的相当简单的微处理器将有它能执行的相当大数量的指令，这些指令作为二进制数字符来执行。其中的每一个都有不
11、同的意思当被载入信息记录器时人类特别不善于记住二进字符，这些词语被叫做处理的汇编语言。汇编器能非常容易地把这些词语翻译成它们的字符，然后，汇编器的输出就被放在存贮器里供微处理器执行。如果你用 C 语言编程、C 编译程序将把 C编码译成汇编语言。那么现在问题就在于所有这些指令在 ROM 中如何呈现，每一个这些汇编语言指令都必须代表二进制的数。这些数字就叫做操作码，这个指令译码器需要将每一个 Opcodes 变成一套指令。它们的驱动微处器内部的不同部件，咱们用 ADD 指令做例子来看看需要做的一切。在第一个时钟周期中，我们需要准确的读取指令，因此指令解码器需要为简码计数器激活三态缓冲器，激活 RD
12、 线，激活三态缓冲器里的数据线把指令锁定在指令记录器。在第二个时钟周期中，ADD 指令被编译了，它几乎不需要做什么。把 ALU 操作看到加的位置上。把 ALU 的输出锁进 C 寄存器。在第三个时钟周期，编码的数量在递增，C 理论上说，这可能与第二个时钟周期重叠每一个指令都会像那些以适当顺序伪造的微处理一样作为结果指令出故障，有些指令，像 ADD 命令，可能花二、三个时钟周期，另外的可能要花五、六个时钟周期。毕业设计（论文）5微处理器的操作： 可用的晶体管数量对处理器的操作有巨大的影响，正如早就预见到的像8088 处理器里的主要指令花了 15 个时钟周期来完成，由于在 8088 上安装了乘法器，
13、做一个 16 个二进制的乘法花了大约 80 个时钟周期。随着晶体管的增加，计算能力更强的乘法器具有单一周期的能力，更多的晶体管也考虑到一个叫做流水线技术，在一个流水线系统结构中，有些指令执行要重叠，因此尽管可能花 5 个时钟周期来执行一个指令。但可能有 5 个不同的进程的指令在同时执行，那样看起来好像一个指令完成每一个时钟周期。许多现代的处理器有多个指令解码器，每一个都有自己的流水线。这考虑到了多条指令，那意味着在每一个时钟周期中，不只完成一个指令，这个技术可能对于执行来说相当复杂，因此它运用了许多晶体管。在处理器设计过程中已趋向于 32-bit 算术逻辑单元。带有快速浮点处理器及各种指令的流水线，也趋向于特殊的指令，使某种操作特别有效，也有附有实质存贮的硬件及常于处理器芯片处的 L1。所有这些趋向推动了晶体数，促成了数百万今天可用的晶体群。这些处理器每秒钟能执行大约十亿条指令。
