1、1实验一 组合逻辑电路设计一、实验目的1、 熟悉应用中小规模数字集成电路的工程技术；2、 掌握组合逻辑电路的设计方法。二、设计步骤对于某些对象的启动停止或者打开闭合等一类二值控制问题（电气工程称之为乒乓控制） ，往往可以抽象归纳成为逻辑问题。使用数字逻辑电路实现解决这一逻辑问题的电路系统，即可实现逻辑控制。使用小规模（SSI ）数字集成电路进行组合逻辑电路设计的步骤是：1、 分析实际问题进行逻辑抽象：定义输入或输出变量并进行逻辑赋值，即确定 True (1)或 False (0)表示的含义。在此基础上列出逻辑真值表。2、 由真值表写出逻辑函数表达式并化简为最简式。3、 按照化简后的表达式画出逻
2、辑函数原理图。为了降低电路成本、便于系统安装和未来维修，有经验的工程师常常设法用尽可能少的数字集成电路种类和芯片数目来实现设计。因此 2，3 两步骤应统筹考虑。4、 查阅集成电路手册确定电路中所使用的芯片型号和具体的引脚连接关系。5、 正确地焊接（连接）电路，在确认无误后上电试验，测试电路的逻辑关系是否实现真值表（解决逻辑问题） 。当然，这需要解决全部有关逻辑变量的状态设定和输出逻辑状态的测试问题。值得说明，一种专门测试逻辑电平的常用工具是“逻辑笔” 。三、设计要求请设计组合逻辑电路解决如下逻辑问题：1、 某竞技运动项目设主裁判一名，副裁判两名。比赛规则是：主裁判和至少一名副裁判判定某运动员胜
3、利，则该运动员取胜。设计实现电子裁判机。2、 某储液罐设有大小各一个补液泵和高、中、低液位传感器。三个传感器都在页面低于其监测的位置时发出信号，否则没有信号输出。由于结构上的原因，高位传感器不会出故障；其余两个传感器在液面高于其监测位置时决不会产生错误的信号输出，但却可能在故障时发不出信号来。设计电路系统实现如下控制要求：液面达到或超过高位时补液泵全停；液面低于高位而高于中位时，小泵启动工作，大泵停止；液面低于中位而高于低位时，大泵启动工作，小泵停止；液面低于低位时，大小两泵同时启动工作。在实现上述控制要求的同时给出传感器发生故障的报警信号。2四、实验器材1、 数字电路实验箱，一个2、 直流稳
4、压电源， 一台3、 数字集成电路芯片五、预习内容1、 掌握门电路的逻辑功能，熟悉有关数字集成电路的种类、型号、封装结构和引脚分配。2、 完成设计的 14 步。提出实验所需的芯片型号及数量。六、实验报告在实验成功结束后，学生应认真撰写实验报告，内容主要包括：1、 每步骤的设计结果（如真值表、逻辑图等）及其必要的说明。2、 实验中发生的问题及解决方案，处理结果。实验二 计数器集成电路的应用一、实验目的1、掌握中规模集成电路计数器的应用2、掌握 BCD-7 段译码器的应用二、实验原理计数器是数字系统的基本部件之一，它不仅用来计数输入脉冲数目，而且还可以用来完成定时和数字运算等特定的逻辑功能。计数器按
5、工作方式可分为同步计数器和异步计数器；按计数制可分为二进制、十进制和任意进制计数器；按计数过程中计数器数字增减来分类，可以分为加法计数器、减法计数器和加减兼有的可逆计数器。本实验我们建议选用 74LS160 集成计数器作为计数器件。中规模 74LS160A 为十进制可予置同步计数器，它由四个 D 型触发器和若干个门电路组成，具有同步计数，同步予置初值、计数允许/禁止控制、异步清零等功能。应用两个计数使能端P、T 和一个进位输出端,可实现多位同步计数器的级联。其管脚分配如图 21 所示。其中CO 为进位输出端， CTP为计数控制端， CTT为计数控制端（两者为逻辑与关3系） ， Q0Q 3为计数
6、输出端， D0D 3为初值数据并行输入端， CP为时钟输入端（上升沿有效） ， 为异步清除输入端（低电平有效） 。CR 为同步并行置入控制端（低电平有效） 。当 端出现有效电平时，LDLD0D 3输入的初值数据（8421BCD 码）置入计数器内，同时在Q0Q 3 计数输出端输出。在应用系统中，人们往往希望显示当前计数值。这就需要对该输出进行译码、显示。在数字系统中，显示器的产品很多，如荧光数码管、半导体、显示器液晶显示和辉光数码管等。数显的显示方式一般有三种，一是重叠式显示，二是点阵式显示，三是分段式显示。工程上常用发光二极管（LED）七段数码显示器。因为它有高亮度、低功耗、长寿命、多颜色、多
7、规格等特点。它用七只 LED 制成七段笔画（分别称之为 a,b,c,d,e,f,g）构成“8”的形状。因此只要将 BCD 码表示的数字按照字形，对应地点燃相关的 a 段至 g 段LED，就实现了计数显示。这一点，应用组合逻辑设计的技术不难实现。当然，译码电路不算简单，并且要解决通用逻辑电路的扇出能力问题，就是说要加电流（或功率）驱动。实现上述功能的译码驱动器产品种类很多。而且要根据具体的数码显示器的型号种类及其工作原理来选用。本实验中，我们选用常用了共阴极 LED 数码管及其译码驱动器74LS248 BCD 码 47 段译码驱动器。译码驱动显示的原理框图如图22 所示。74LS248 译码驱动
8、器管脚排列如图 23。三、实验要求与提示41、 分别设计与实现一个十进制计数器和一个六进制计数器并进而实现六十进制的计数器。每个计数器通过各自的译码显示电路分别显示个位数和十位数（称为“静态译码” ） 。原理框图如图 24。这将涉及任意进制计数器的设计问题。实现任意进制计数器的方法之一是“反馈归零法” ，即在某一集成计数器电路的基础上加一个适当的电路，当计数器中的计数达到要求时，该电路向计数器的复位端送出一个复位脉冲，使计数器复位至 0 状态。图 25 是应用本法由 74LS160 组成的六进制计数器。当然，这将使计数系统中频频出现瞬间的误码。由于人们的“视觉暂留效应”和大多数物理设备的大惯性
9、，该方案尚有用途。另外的优选方案是“反馈赋值法” ，同学们可参考教科书相关内容，并在有条件的情况下实现之。图 2-6 2、设计一个二十四进制计数器，实现译码显示。利用 JK 触发器与非门和 74LS160 组成二十四进制计数器，再通过各自的译码显示电路分别显示个位数和十位数。其接线电路图如图 26 所示。JK 触发器可采用 74LS112 双 JK 触发器。其管脚排列如附录。与非门可用四重二输入与非门 74LS00。5四、实验内容1、六十进制计数器功能测试（1）按照预先设计好的电路图接线，检查无误后，接通 5V 直流电源。（2）在输入端输入单次脉冲，观察显示器状态，并记录结果。（3）在输入端输
10、入连续脉冲，观察显示器状态，并记录结果。2、二十四进制计数器功能测试（1）按图 26 接线，检查无误后，接通 5V 直流电源。（2） 、 （3）同上。五、实验器材1、数字实验箱 1 台2、直流稳压电源 1 台3、集成电路74LS16074LS11274LS248 和七段 LED74LS00六、预习要求1、复习译码、显示、计数器工作原理和逻辑电图。2、查阅有关手册，熟悉各芯片管脚排列及逻辑功能。3、设计出各计数器电路接线图。七、实验报告实验结果满意后应请指导教师检查，在征得老师同意后方可拆除实验线路或进行下一项目的实验。实验后尚应及时送交实验报告，主要内容是：1、 设计原理图及必要的说明（工作原
11、理及设计考虑） ；2、 元器件清单（含参数） ；3、 实验项目 2 若允许使用 2 片 74160，你的优化设计方案。4、 实验中遇到的问题及其解决途径实验三 555 定时器的应用一、实验目的1、了解 555 定时器的工作原理。62、掌握用 555 集成定时器构成单稳态触发器电路和矩形波发生器电路的技术；测试电路的工作性能。二、实验原理555 定时器是一种中规模集成电路，只要在外部配上适当的阻容元件，就可以方便地构成史密特触发器，单稳态触发器及多谐振荡器等脉冲产生与变换电路。该器件的电源电压为 4.518V ，驱动电流比较大，一般在200mA 左右，并能与 TTL、CMOS 逻辑电平相兼容。5
12、55 定时器的内部电路框图及管脚排列如图 31（a） 、 （b）所示。555 定时器内部含有两个电压比较器 A1、A 2，一个基本 RS 触发器，一个放电三极管 T，以及由三个电阻组成的分压器。在 VCC 和地之间加上电压，并让 V 悬空，则 A1 比较器的参考电压为 23V CC，A2 比较器的参考电压为 13V CC。若 A2 比较器的 触发端TR输入电压 V2 VCC，则 A2 比较器输出为 0，可使基本 RS 触发器置 1，317使输出端 Q1。若 A1 比较器的 TH 阀值端输入电压 V6 VCC 时，则32A1 比较器输出为 0，可使基本 RS 触发器置 0，使输出端 Q 为 0。
13、若复位端0，则基本 RS 触发器置 0，Q0。V 为控制电压端，V 的电压加RD入，可改变两比较器的参考电压，使 V, VTR= V 。若不用该功TH21能时，可通过电容（通常为 0.01F）接地。放电三级管 T1 的输出端 Dis为集电极开路输出。定时器的功能说明见表 31表 31 555 定时器功能表输 入 输 出DRTHvTRvOvT 的状态01111 VCC32 VCC VCC VCC32 VCC31 VCC VCC VCC31低低不变高高导通道通不变截止截止从 555 功能表及其原理图可见，只要在其相关的输入端输入相应的信号就可得到各种不同的电路。由 555 定时器组成的单稳态触发器
14、、矩形脉冲发生器的原理电路分别如图 32（a） 、 （b）所示。请读者参考教科书的有关内容设计多谐振荡器和单稳态触发器电路。其中关键的结论如下： 多谐振荡器的周期和占空比：T=(R 1+R2) C ln2；q= .21R单稳态电路的脉冲宽度为 TW=1.1RC.9在图（a）中，若 VI 端加入一个负沿输入的管脉冲，则在 Q 端输出延时的正脉冲信号，脉冲宽度由设计者选择的 RC 参数决定。在图（ b）中，调节 RW，可产生脉宽可变的方波输出。三、实验内容1、应用 555 定时器设计并实现多谐振荡器电路。1）对照自己设计的电路图接线，检查接线无误后，接通电源。2）用示波器观察输出端波形，测量其脉冲
15、宽度变化及周期，记录结果。3）调节 RW，重复步骤 2） ，观察波形变化。2、应用 555 定时器实现单稳态触发器电路1）参照自行设计的电路图接线，检查接线无误后，接通电源。2）接入连续脉冲 V1，用示波器观察输出端波形，并测量脉冲波的脉冲宽度，记录实验结果。3）调节 RW，观察输出波形的变化。3、 （附加选作）应用已经实现了的单稳态触发器电路，两组同学合作实现如下图所示的设计要求。10四、预习要求1、复习 555 定时器的结构和工作原理。2、计算出实验电路中 555 定时器应用时的理论值 tw。3、拟出记录测量结果的表格。五、实验器材1、模拟与数字实验箱 1 台2、双踪示波器 1 台3、函数
16、发生器 1 台4、直流稳压电源 1 台5、555 集成电路 1 片6、电阻、电容元件若干，导线若干实验四 时序逻辑电路设计一、 实验目的1、 熟悉综合应用中、小规模数字集成电路的工程技术；2、 掌握同步时序逻辑电路的设计方法。二、设计步骤在可以抽象归纳成为逻辑函数的问题中，有相当多的实例属于时序逻辑问题。就是说问题的结果不仅取决于当时的输入（或原因）状态，而且与此前系统的状态相关。应用时序逻辑电路设计方法实现解决该问题的电路系统，即可实现时序逻辑控制。使用中、小规模（MSI & SSI）数字集成电路进行同步时序逻辑电路设计的步骤是：1、 分析实际问题进行逻辑抽象：定义输入或输出变量并进行逻辑赋
17、值，即确定 True (1)或 False (0)表示的含义。根据实际问题确定系统（电路）的状态个数、含义及其转换顺序和转换条件。为清晰表述，画出状态转换图。2、 状态化简：若两个状态在相同的输入下有相同的次态和相同的输出，则这两个状态是等价状态。将等价状态合并为一个状态，即为本步骤的工作。3、 状态分配：按照 n 位二值编码总数 2n 应不少于系统定义的有效状态数的原则选择合理的状态编码字长和码字。例如第一个状态编码选“001”，第二个状态选“010”4、 按照状态分配的码长，选定触发器的个数；根据状态编码和状态转换图写出状态方程和输出方程。 （简单情况下可以用卡诺图法。 ）设计者选定的触发
18、器的种类后，根据状态转换图和该种类触发器的特性方程推知电路的驱动方程，最后画出该时序逻辑电路的原理图。11有经验的工程师常常在选定触发器的种类、状态编码和列写状态方程等设计工作上统筹兼顾，以简化和优化设计。因此 3，4 两步骤应统筹考虑。有可能的情况下可以选择不同的方案实施比较。5、 核查电路是否具有自启动功能，如果没有，一般应设法弥补。6、 查阅集成电路手册确定电路中所使用的芯片型号和具体的引脚连接关系。7、 正确地焊接（连接）电路，在确认无误后上电试验，测试电路的状态及其转换关系是否实现正确的设计时序。三、设计要求请设计时序逻辑电路实现自动售货机的功能，具体要求如下：某商品销售价格为 1
19、元五角，自动售货机只有五角和 1 元的投币口。顾客投币达到 1 元五角后，售货机给出该商品；顾客投币达到 2 元时，售货机在给出该商品的同时找回五角硬币一枚。必要的提示：由于实验不易解决投币传感器，可用简易的消抖动开关或不可重触发的单稳态电路来模拟。具体电路附后。可以看出（a） 、 （b）两个方案的共同点是获取单次脉冲。在实验中，模拟投币事件的最简单方法是开关闭合一下（实际上可以用导线短接碰一下） 。而这个事件显然应该保证产生唯一的脉冲。如果不采取措施，开关的抖动将使这个输出变成一串脉冲。这一点，读者不难理解。四、实验器材1、 数字电路实验箱，一个2、 直流稳压电源， 一台3、 数字集成电路芯片五、预习内容1、 掌握各类触发器的逻辑功能，熟悉有关数字集成电路的种类、型号、封装结构和引脚分配。2、 完成设计的 16 步。提出实验所需的芯片型号及数量。画出原理图。六、实验报告在实验成功结束后，学生撰写实验报告的主要内容是：1、 每步骤的设计结果（如真值表、逻辑图等）及其必要的说明。2、 实验中发生的问题及解决方案，处理结果。3、 你所设计的电路存在的问题是什么，是否必须解决，如何解决。
