1、ZSDZB2018-080 数字逻辑电路实验套件等技术参数A1 包 数字逻辑电路实验套件设备具体要求设备名称 数字逻辑电路实验套件数量 40 套交货地点 中国石油大学（华东）青岛校区交货时间 合同签订后三十日内机器全部就位安装调试完成（如无法满足，请在投标文件中注明） 。质保期限 自验收合格起免费质保两年以上（如无法满足或有更优质保，请在投标文件中注明） 。具体技术要求一、系统硬件指标：1. 电源开关及保险管：带有 220V 的总电源开关；提供12V 、+5V 电源，不但可以完成 TTL 电平实验，还可以完成 CMOS 及多级集成运算放大器实验，自带过流保护功能；2. 具有两路单脉冲输出单元：
2、可同时输出独立的两组 4 路正负脉冲，单脉冲按键采用的微动开关，具备抖动消除功能；3. 具有连续脉冲信号源：采用专用 IC 实现，不需要烧写程序，信号源输出频率多档可调，支持 1-10HZ、100-1KHZ、1K-10KHZ、10K-100KHZ，每一档均可以连续细调；4. 具有逻辑输入及显示电路：至少支持 5 个 7 段数码管：用逻辑器件产生译码电路，将从输入 D、C 、B、A 接线孔的已编码 BCD 码信号译出来后，直接显示到 7 段数码管上；至少支持 12 路逻辑电平输入，13 位 LED 显示输出；具有逻辑笔单元用来检测高、低、高阻三种逻辑状态；5. 实验箱面板具备 JTAG 数据多用
3、途插座，既可作为数据传输使用，又可作为电源插座使用；6. 实验箱具有 3*18mm 的铜柱，作为扩展电子创新模块的固定接口，可扩展电子创新、实训、实习模块；7. 至少具备 4 组 14Pin 芯片插座；5 组 16Pin 芯片插座；1 组 20Pin 芯片插座；1 组 24Pin 芯片插座，要求宽、窄都可以插；1 组 28Pin 芯片插座，要求宽、窄都可以插；1 路报警指示 LED 及蜂鸣器警示单元；10K 、100K、1M 旋钮可调电位器，每只电位器均有输出限流保护；8. 具有可自由插接的元器件：1K、5.1K 、10K 等多只电阻，0.01 和 0.1uF 等多只电容，32768Hz 无源
4、晶振等器件；9. 全通的镀银铜管不少于 55 个，组成不同的形状用于插接各种电子器件，以上不同的器件，可供学生完成各类创新实验；10. 面板带有 1 个扩展电源排座单元，可直接通过排线的方式为扩展的创新模块电路供电；11. 系统可扩展“数字逻辑”ISP 可编程 CPLD/FPGA，可以满足课程设计和毕业设计的需要，以及数字逻辑课程实验的要求12. 配备数字逻辑实验创新套件，采用 ALTERA 新型 EPM240 系列 CPLD 器件和EP4CE6 系列双处理器器件，IO 支持 5V，PLD 模块上自带时钟模块，支持时序编程逻辑设计，带有开发仿真工具，要求所有 CPLD 的 IO 引出 2 号孔
5、的同时，还要同步引出 2 组与面包板兼容的弹簧针孔；13. 配备非正弦数字滤波分解创新套件、多次倍频器创新套件，要求投标现场带有样品或视频证明；14. 配备自检及逻辑显示创新开发套件，要求投标现场带有样品或视频证明；A.配备故障自检继电器创新套件：该套件通须实现对+12V、-12V、+5V 等电源的检测是否工作正常，而且还可以检测数字电路挂箱面板上的所有器件是否有损坏的情况，同时，将检测正常的项目显示在 LCD 液晶屏上，若发现某一项电路出现故障，则自动全部断电（自检系统除外，自检系统为独立工作电源），同时有故障的项目也在 LCD 液晶上显示出来。B.配备八通道 30M 逻辑分析仪创新套件：该
6、套件通过 SOPC 数字器件完成高速采集处理，采用单片机为控制器，通过实验箱上面的的普通实验导线插孔，采集各路数字逻辑信号，共有 8 个独立的通道，而且每个通道可采集的信号频率范围不小于 0.1HZ-30MHZ，逻辑信号采集完毕后，可通过实验箱的上的 LCD 显示屏显示逻辑波形，逻辑波形可显示的模式有 2 通道模式、4 通道模式、8 通道模式。15. 要求设备带有可完成以下实验的实验芯片及其他相关电子元件，附带全系列芯片 3 套。二、该实验套件须支持以下实验项目：实验一 TTL 集成逻辑门的逻辑功能与参数测试实验二 集成逻辑电路的连接和驱动实验三 组成逻辑电路的设计与测试实验四 译码器及其应用
7、实验五 数据选择器及其应用实验六 触发器及其应用实验七 计数器及其应用实验八 移位寄存器及其应用实验九 使用门电路产生脉冲信号自激多谐振荡器实验十 单稳压触发器与施密特触发器脉冲延时与波形整形电路实验十一 555 时基电路及其应用实验十二 D/A 和 A/D 转换器实验十三 智力竞赛抢答装置实验十四 电子秒表实验十五 3位直流数字电压表实验十六 数字频率计实验十七 数字逻辑可编程创新实验项目实验十八 非正弦数字滤波分解创新实验实验十九 多次倍频器创新实验数字逻辑编程实验实验一 ISP 可编程实验：组合逻辑 3-8 译码器的设计实验二 ISP 可编程实验：半加器实验实验三 ISP 可编程实验：全
8、加器实验实验四 ISP 可编程实验：加法器实验五 ISP 可编程实验：译码器实验六 ISP 可编程实验：计数器实验七 ISP 可编程实验：移位寄存器实验八 ISP 可编程实验：数据比较器三、其他要求要求以上设备功能、操作方面须能够与原有设备兼容；A2 包 数字逻辑电路实习套件设备具体要求设备名称 数字逻辑电路实习套件数量 70 套交货地点 中国石油大学（华东）青岛校区交货时间 合同签订后三十日内机器全部就位安装调试完成（如无法满足，请在投标文件中注明） 。质保期限 自验收合格起免费质保两年以上（如无法满足或有更优质保，请在投标文件中注明） 。具体技术要求一、数字逻辑电路实习基础套件1. 具备
9、4 通道 12 位 5MSPS 实时采样模拟输入通道，输入范围25V，带宽1MHz；可配置为 4 通道 5MSPS 示波器；2. 具备 3 通道函数信号发生器/信号源，可输出正弦、方波、三角波和任意波形，高速通道须支持频率 1MHz，频率步进 1Hz，波形幅度范围 5mVpp - 10 Vpp，调节步进 5mV；慢速通道支持频率 60KHz，频率步进 1Hz，波形幅度范围5mVpp - 10 Vpp，调节步进 5mV；3. 支持 12 通道静态输入（与逻辑分析仪复用） ，可配置为带译码的 3 位数码管，或 12 路 LED；4. 支持静态输出（与脉冲信号发生器复用） ，可输出时钟、正负脉冲、单
10、次边沿、电平开关等时序；5. 具备可编程多功能数字 IO，提供参数化编程的 GPIO，SPI, I2C, UART 和 PWM功能；6. 具备脉冲信号发生器，独立 12 通道，最高刷新率 20KSPS，可输出自定义的脉冲序列；7. 支持频谱图仪功能，DC-2.5MHz，可选带宽和窗函数、平均模式。8. 支持波特图分析仪功能，频率范围为 1Hz 至 1MHz；9. 支持逻辑分析仪功能，独立 12 通道，最高采样率 200KSPS，支持单次、连续和实时采样模式；10. 对外供电，提供一组12V 固定输出，输出电流 75mA；一组固定5V 输出，输出电流 300mA/100mA；一组 3.3V 输出
11、，输出电流 200mA；所有电源均带有短路保护功能；11. 提供 Labview 二次开发函数对采集到的数据完成自定义以及更为复杂的分析，提供完整的 Labview 开发例程；12. 提供与硬件平台配套的免费的 PC+微信端实验交互系统，实现互联网+实验管理，包括实验和课件资源发布，通知系统，实验报告上传，实验数据和仪器截图上传，教师批改等一系列功能；13. 实验平台须配备至少三条面包板，和数字电路实验配套；14. 其他配件：剥线钳、镊子、USB 线 、实验导线（至少 60 根） ；15. 要求投标现场带有样品或视频证明二、数字逻辑电路实习开发套件要求和数字逻辑电路实习基础套件配套使用1. 可
12、调电源模块：输出5 到15V 电源模块，400mA，电位器调节；2. 板载 FPGA 模块：基于 Altera EPCE6，配置芯片 EPCS16，50M 时钟；3. 板载 USB Blaster；4. 板载 6 位数码管，16 路 LED，8 路按键，8 路拨动开关，一路无源蜂鸣器；5. 板载 EEPROM 存储器，UART 转 USB 电路；6. 2*20 路 IO 通过面包板 IO 引出，32 路 IO 通过 2.54 排针或排母引出7. 一路上升沿，一路下降沿；一路正脉冲，一路负脉冲；一路连续脉冲三、多频段天线1. 三频段垂直全向天线支持 144M、400M、900M、1.2G、2.4
13、G 、5.8G 等频段。Extended receive range: 118-160MHz, 250-290MHz,；360-390MHz, 420-470MHz, 820-960MHz, 1260-1300MHz；146MHz 0dBi 14 wave；446MHz 0dBi 14 wave；1200MHz 3.4dBi 58 wave。2. 双频段 2.4 至 2.48GHz 和 4.9 至 5.9GHz 垂直全向天线，增益为 3dBi。3. 双频段 824 至 960MHz， 1710 至 1990 MHz 的全向天线，涵盖移动终端/ PCS和 ISM 频段，增益为 3dBi；Max
14、Power: 10 watts。A3 包 数字逻辑电路实习套件设备具体要求设备名称 EDA 设备数量 35 套交货地点 中国石油大学（华东）青岛校区交货时间 合同签订后三十日内机器全部就位安装调试完成（如无法满足，请在投标文件中注明） 。质保期限 自验收合格起免费质保两年以上（如无法满足或有更优质保，请在投标文件中注明） 。具体技术要求EDA 设备包含 EDA 开发板主板（ 35 套） 、EDA 开发板子板 1 （35 套） 、EDA开发板子板 2（35 套） 、SOC 开发板（5 套） 。一、 EDA 开发板主板（35 套）16. 板载 FPGA 器件：Cyclone V SX SoC 5C
15、SXFC6D6F31C6N；110,000 个 LE、41,509 个 ALM；5,761 Kbits embedded memory；6 个 FPGA PLL、3 个 HPS PLL；2 个硬件存储控制器。17. 基于 ARM 的 HPS：925 MHZ, ARM Cortex-A9 MPCore 双核处理器；512 KB 共享 L2 缓存； 64 KB 可擦写 RAM；支持 DDR2、DDR3、LPDDR1 和 LPDDR2 的多埠 SDRAM 控制器； 8-channel DMA 控制器。18. 配置与调试：FPGA 端串行配置晶元 EPCS128；USB Blaster II，普通 B
16、 型 USB 连接头；19. 存储器件：FPGA 端 64MB (32Mx16) SDRAM；HPS 端 1GB (2x256Mx16) DDR3 SDRAM；HPS 端 Micro SD 卡槽。20. 通信接口：2 个 USB 2.0 Host 端口 (ULPI 接口配备 USB A 型连接头） ；HPS 端 USB 转 UART（Micro USB B 型连接头） ；HPS 端 10/100/1000 以太网接口；PS/2 鼠标/键盘连接器；IR 收发器。21. 连接头：1 个 40 引脚扩展界面，电平 3.3V；1 个 HSMC 连接头，可配置的 I/O 标准 1.5/1.8/2.5/3
17、.3V；1 个 10 引脚 ADC 输入接口；1 个 LTC 连接头 ( 1 个 SPI Master，1 个 I2C 和 1 个 GPIO 界面） 。 22. 显示器：24 bit VGA DAC；HPS 端 128x64 点阵式背光 LCD 显示屏。23. 音频：24-bit CODEC，line-in ，line-out，microphone 插孔。24. 视频输入：TV 译码器 (NTSC/PAL/SECAM) 和 TV 输入连接头。25. 模数转换器：转换速率：500 Ksps；8 通道；分辨率： 12 bits；模拟输入范围：0 4.096 V。26. 开关、按钮、指示器：FPGA
18、 端 4 个按键；FPGA 端 10 个开关；11 个 LED (FPGA 端 10 个、HPS 端 1 个） ；2 个 HPS 端重置按钮（HPS_RST_n 、HPS_WARM_RST_n） ；6 个七段数码显示管。27. 传感器：HPS 端重力传感器。28. 电源：12V 直流电源输入。打架哪哈二、 EDA 开发板子板 1（35 套）1. 板载芯片：Cyclone V SE SoC5CSEMA5F31C6N双核 ARM Cortex-A9 (HPS)85K 可编程逻辑单元4450K 嵌入式内存6 个分立的锁相环2 个内存硬件控制器2. 配置资源FPGA 端配置芯片 EPCS128内建 U
19、SB Blaster II 电路 （带常用的 B 型 USB 连接器）3. 存储器件FPGA 端 64MB (32Mx16) SDRAMHPS 端 1GB (2x256MBx16) DDR3 SDRAMHPS 端 microSD card 卡槽 4. 外围设备2 个 USB 2.0 Host 端口(ULPI 接口，USB A 型连接器 ) UART to USB (USB Mini B 型连接器)10/100/1000 以太网路接口PS/2 鼠标/ 键盘接口IR 发射器/ 接收器I2C 多路复用器5. 连接器 两个 40 引脚的 GPIO 扩展槽 一个 10 引脚的 ADC 输入插头 一个 L
20、TC 连接器（其中包含一个 SPI 主模式接口，一个 I2C 总线，一个 GPIO 接口 ）6. 显示 24-bit VGA DAC7. 音频24-bit CODEC, 带有 Line-in，line-out 和 microphone-in 三个插孔8. 视频输入TV 解码器 (NTSC/PAL/SECAM) 以及 Video-in 接头9. ADC采样频率: 500 KSPS通道数: 8分辨率: 12-bit模拟电压输入范围 : 0 4.096 V10. 开关，按钮，LED 灯5 个用户按键（FPGA 端 4 个， HPS 端 1 个）FPGA 端 10 个用户开关11 个用户 LED 灯
21、（FPGA 端 10 个， HPS 端 1 个）2 个 HPS 复位按钮（ HPS_RESET_n 和 HPS_WARM_RST_n）6 个 7 段数码管显示11. 传感器HPS 端 G-Sensor12. 电源12V DC 输入三、 EDA 开发板子板 2（ 35 套）1. 通过蓝牙核心规范 2.1 版本认证模组, 支持蓝牙 2.1 + Enhanced Data Rate (EDR)2. 向下兼容蓝芽 2.0, 1.2, and 1.1 等核心规范版本3. 低功耗 (26 uA sleep, 3 mA connected, 30 mA transmit)4. 具备 UART (SPP or
22、 HCI) 和 USB (HCI only) 资料传输接口5. 具备 Sustained SPP data rates: 240 Kbps (slave), 300 Kbps (master)6. 具备 HCI data rates: 1.5 Mbps sustained, 3.0 Mbps burst in HCI mode四、 SOC 开发板（ 5 套）1. 板载 FPGA 芯片:Stratix IV GX EP4SGX230；228,000 logic elements (LEs)；17,133K total memory Kbits；1,288 18x18-bit multiplier
23、s blocks；2 PCI Express hard IP blocks；744 user I/Os；8 phase locked loops (PLLs)；Stratix IV GX EP4SGX530； 531,200 logic elements (LEs)；27,376K total memory Kbits；1,024 18x18-bit multipliers blocks；4 PCI Express hard IP Blocks；744 user I/Os；8 phase locked loops (PLLs)。2. FPGA 配置： JTAG and Fast Passive
24、 Parallel (FPP) configuration；内建 USB Blaster 电路3. 内存：64 MB Flash with a 16-bit data bus；2 MB ZBT SSRAM；I2C EEPROM；4. Two DDR2 SO-DIMM Sockets；400 MHz clock rate；Maximum theoretical bandwidth of over 102 Gbps；Up to 8-Gbyte capacity in total5. SD Card Socket：支持 SPI 以及 SD 1-bit 两种 SD Card 读取模式6. 按钮，开关与
25、 LED： 4 个按钮；4 个滑动开关；8 个 LED；8 位 DIP 开关；2 个七段数码显示管；2 个独立的七段数码显示管7. On-Board Clocks：3 Programmable PLLs configured via FPGA；o HSMA, HSMB transceiver clock source；o SATA reference clock；o FPGA LVDS clock input；50MHz/100MHz oscillator。8. SMA 接头：2 SMA connector for external transceiver clock input；4 SMA
26、connector for LVDS clock input/output；2 SMA connectors for clock output；1 SMA connector for external clock input；9. 4 个 SATA 接口：Support SATA 3.0 standard 6Gbps signaling rate；Two host and two device ports10. 4 个千兆以太网接口：Integrated 1.25 GHz SERDES；11. PCI Express x8 Edge Connector：Support connection s
27、peed of Gen1 at 2.5Gbps/lane to Gen2 at 5.0Gbps/lane；Connection established with PC motherboard with x8 or x16 PCI Express slot12. Two 172-pins High Speed Mezzanine Card (HSMC)：2 female-HSMC connectors；I/O voltage 2.5V；Total of 12 high-speed transceivers at 8.5 Gbps；Total of 38 LVDS pair at 1.6 Gbps
28、。13. 两组 40 个接脚扩充槽：72 个 I / O 引脚及 4 个电源和接地线，拉到 40-pin 扩充槽；用于 40-pin 扩充槽的排线可利用 IDE 硬碟专用的 40-pin 排线；I/O voltage 3.0V14. USB 主/从控制器：完全符合通用串行总线规范 2.0 修订版标准；支持数据高速传输、全速传输与低速传输；Support both USB host and device；3 种 USB 接口 (one type mini-AB for host/device and two type A for host)；支持 PIO 与DMA 模。15. 电源：DC input 12V and 3.3V；PCI Express edge connector power；Support PCI Express external standard power source；On-Board power measurement circuitry。五、 其他要求1. 为了与已有设备兼容，要求以上设备核心芯片须使用 intel FPGA 芯片；2. 要求以上设备须支持 verilog，开发环境须支持 QuartusII；3. 支持大学计划的相关活动并协助申请。
