1、第四章习题答案4.1.4 试分析图题 4.1.4 所示逻辑电路的功能。解：（1）根据逻辑电路写出逻辑表达式： ()()LABCD（2）根据逻辑表达式列出真值表：A B C D L0 0 0 0 0 0 00 0 0 1 0 1 10 0 1 0 0 1 10 0 1 1 0 0 00 1 0 0 1 0 10 1 0 1 1 1 00 1 1 0 1 1 00 1 1 1 1 0 11 0 0 0 1 0 11 0 0 1 1 1 01 0 1 0 1 1 01 0 1 1 1 0 11 1 0 0 0 0 01 1 0 1 0 1 11 1 1 0 0 1 11 1 1 1 0 0 0由真值
2、表可知，当输入变量 ABCD 中有奇数个 1 时，输出 L=1，当输入变量中有偶数个 1 时，输出 L=0。因此该电路为奇校验电路。4.2.5 试设计一个组合逻辑电路，能够对输入的 4 位二进制数进行求反加 1 的运算。可以用任何门电路来实现。解：（1）设输入变量为 A、 B、C、D，输出变量为 L3、L2、L1、L0。（2）根据题意列真值表：输 入 输 出A B C D L3 L2 L1 L00 0 0 0 0 0 0 00 0 0 1 1 1 1 10 0 1 0 1 1 1 00 0 1 1 1 1 0 10 1 0 0 1 1 0 00 1 0 1 1 0 1 10 1 1 0 1 0
3、 1 00 1 1 1 1 0 0 11 0 0 0 1 0 0 01 0 0 1 0 1 1 11 0 1 0 0 1 1 01 0 1 1 0 1 0 11 1 0 0 0 1 0 01 1 0 1 0 0 1 11 1 1 0 0 0 1 01 1 1 1 0 0 0 1（3）由真值表画卡诺图0 0 1 01 10 11 01 10 10 0L110A BC D11 111110000000（4）由卡诺图化简求得各输出逻辑表达式 ()()()3LABCDBACDBABCD)2 10LD01011001L0ABCD311001011001L10ABCD2 101011001L10ABCD0
4、10（5）根据上述逻辑表达式用或门和异或门实现电路，画出逻辑图如下： 1 1= 1= 1= 1ABCDL3L2L1L04.3.1 判断下列函数是否有可能产生竞争冒险，如果有应如何消除。（2） (,)(,)57891035LABCm（4） 246D解：根据逻辑表达式画出各卡诺图如下：0 0 1 01 10 11 01 10 10 0L11 0A BC D411 111 10000000（2） ，在卡诺图上两个卡诺圈相切，有可能产生竞争冒险。LABD消除办法：在卡诺图上增加卡诺圈（虚线）包围相切部分最小项，使，可消除竞争冒险。2（4） ，在卡诺图上两个卡诺圈相切，有可能产生竞争冒险。L消除办法：在
5、卡诺图上增加卡诺圈（虚线）包围相切部分最小项，使，可消除竞争冒险。ABD01011001L10ABCD214.3.4 画出下列逻辑函数的逻辑图，电路在什么情况下产生竞争冒险，怎样修改电路能消除竞争冒险。 (,)()LABCC解：根据逻辑表达式画出逻辑图如下：1 1 1&ABCL当 A=C=0 时， ，可能产生竞争冒险。(,)LAB消除竞争冒险办法：（1）将逻辑表达式变换为 ,根据这个逻辑表达式组成的(,)CABC逻辑电路就不会产生竞争冒险。逻辑图如下：&1 1LABC（2）用卡诺图法在增加卡诺圈，包围卡诺圈相切部分，增加或与表达式中的或项0B CAL0 0 1 01 10 11010 100
6、11得到 ，根据这个逻辑表达式组成的逻辑电路就(,)()()LABCCA不会产生竞争冒险。逻辑图如下：1 1 1 &ABCL 14.4.1 优先编码器 CD4532 的输入端 I1=I3=I5=1,其余输入端均为 0，试确定其输出端Y2Y1Y0。解：优先编码器 CD4532 的输入端除 Ii 外，还有使能端 EI，由于 EI=0，因此编码器不工作，其输出端 Y2Y1Y0=000。4.4.5 为了使 74HC138 译码器的第十脚输出低电平，试标出各输入端应置的逻辑电平。解：查 74HC138 译码器的引脚图，第十脚为 ,对应的 A2A1A0=101，控制端5YE3、 、 分别接 1、0、0，电
7、源输入端 Vcc 接电源，接地端 GND 接地，如下图所示：21A 0 A 1 A 2 1E2E 3 7YG N D V C C Y34561 2 3 4 5 6 7 8 9 1 0 1 1 1 2 1 3 1 4 1 5 1 6 1VC C输 出 04.4.6 用 74HC138 译码器和适当的逻辑门实现函数。FABCABC解：用 74HC138 译码器实现逻辑函数，需要将函数式变换为最小项之和的形式 046704670467mmYAA在译码器输出端用一个与非门，即可实现所要求的逻辑函数。逻辑图如下：Y0Y1Y2Y3Y4Y5Y6Y7E1E2EA2A1A07 4 H C 1 3 8+ 5 VA
8、BC&Z4.4.12 试用一片 74x154 译码器和必要的与非门，设计一个乘法器电路，实现 2 位二进制数相乘，并输出结果。解：设 2 位二进制数分别为 AB 和 CD，P 3P2P1P0 为相乘的结果，列出真值表如下：输 入 输 出A B C D P3 P2 P1 P00 0 0 0 0 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 0 1 1 0 0 0 00 1 0 0 0 0 0 00 1 0 1 0 0 0 10 1 1 0 0 0 1 00 1 1 1 0 0 1 11 0 0 0 0 0 0 01 0 0 1 0 0 1 01 0 1 0 0 1 0
9、 01 0 1 1 0 1 1 01 1 0 0 0 0 0 01 1 0 1 0 0 1 11 1 1 0 0 1 1 01 1 1 1 1 0 0 1由真值表可直接写出各输出端的最小项逻辑表达式： 153PmY1410140240mYAA3976113974976 mYYA 1537515370153PmYAA用一片 74x154 和 4 个与非门即可实现所要求的乘法电路，逻辑电路图如下：Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y1 0Y1 1Y1 2Y1 3Y1 4Y1 5E0E1A3A2A1A0A B C D& & &1P0P1P2P37 4 x 1 5 44.4.14 7 段译码显示
10、电路如图 4.4.14（a ）所示，对应图 4.4.14（b）所示输入波形，试确定显示器显示的字符序列。解：当 LE=0 时，图 4.4.14（a）所示译码器能正常工作，所显示的字符就是A3A2A1A0 所表示的十进制数,显示的字符序列为 0、1、6、9、4。当 LE 由 0 跳变为 1 时，数字 4 被锁存，所以持续显示 4。4.4.21 应用 74HC151 实现如下逻辑函数：（1） LBCA（2） ()解：用 74HC151 实现逻辑函数，首先要将逻辑函数化成最小项的形式，根据最小项表达式确定数据输入端 Di 的取值，并注意变量的高低位与地址输入端的连接顺序。（1） 451LABCm与数
11、据选择器 74HC151 的标准表达式相比较2102120201103456701234567YSDSSDmmD将 L 与 Y 比较可得：D0=D2=D3=D6=D7=0，D 1=D4=D5=1将 A、B、C 分别与地址输入端 S2、S 1、S 0 连接，逻辑电路如图所示：EYYS2S1S07 4 H C 1 5 1D7D6D5D4D3D2D1D01 0LABCABCA B C（2） () 1247LABCmD0=D3=D5=D6= 0，D 1=D2=D4=D7=1EYYS2S1S07 4 H C 1 5 1D7D6D5D4D3D2D1D00A B C()LABC14.4.22 应用已介绍过的
12、集成组合逻辑电路设计一个数据传输电路，其功能是在 3 位通道选择信号的控制下，将 8 个输入数据中的任何一个传送到相对应的输出端输出。通 道 选择 信 号通 道 选择 信 号I0I1I7Y0Y1Y7解：应用教材中介绍的中规模组合逻辑电路 8 选 1 数据选择器 74HC151 和 3 线 8 线译码器 74HC138（作为分配器使用）各一片组成数据传输电路，逻辑电路图如下：Y0Y1Y2Y3Y4Y5Y6Y7E1E2EI7A2A1A07 4 H C 1 3 8I6I5I4I3I2I1I0EYY+ 5 VS2S1S07 4 H C 1 5 1A2A1A0电路通过 74HC151 根据通道选择信号 A
13、2A1A0 选择数据，通过 74HC138 分配至由A2A1A0 决定的输出端。4.4.26 试用数值比较器 74HC85 设计一个 8421BCD 码有效性测试电路，当输入为8421BCD 码时，输出为 1，否则输出 0。解：8421BCD 码的范围是 00001001，即所有有效的 8421BCD 码均小于 1010。用74HC85 构成的测试电路如下图所示，将 8421BCD 码输入接 A3A2A1A0，B 3B2B1B0 接1010，当输入的 8421BCD 码小于 1010 时，F A B001FA BB C D 码 输 入4.4.33 试用若干片 74x283 构成一个 12 位二进制加法器画出连接图。解：构成一个 12 位二进制加法器需要 3 片 74x283 以串行进位的方式进行连接，逻辑电路图如下所示：
