数字电路逻辑设计课后答案.doc

上传人:坚持 文档编号:4179612 上传时间:2019-10-02 格式:DOC 页数:18 大小:715.32KB
下载 相关 举报
数字电路逻辑设计课后答案.doc_第1页
第1页 / 共18页
数字电路逻辑设计课后答案.doc_第2页
第2页 / 共18页
数字电路逻辑设计课后答案.doc_第3页
第3页 / 共18页
数字电路逻辑设计课后答案.doc_第4页
第4页 / 共18页
数字电路逻辑设计课后答案.doc_第5页
第5页 / 共18页
点击查看更多>>
资源描述

1、数字电路与逻辑设计习题答案 一、填空 1(51625) 10 = ( 110011.101 ) 2 = ( 33.A ) 16 2(110101.1011) 2 =( 35.B ) 16 3(1997) 10= (0100 1100 1100 1010) 余 3BCD= (0001 1001 1001 0111) 8421BCD 4(0110 1001 1000) 8421BCD= ( 689) 10 (0110 1001 1000) 余 3BCD = ( 365) 10 5(BF.5 ) 16= (1011 1111. 0101) 2 616;6 74 位 8除 2 取余法,乘 2 取余法

2、912 3 02 2 12 1 12 0 02 1 12 2 102 i ,N i 11奇校验码 121,1 13与、或、非 14逻辑式、真值表、逻辑图 15输出值“1”的对应最小项相加 16三进制及三进制以上进制的算术加,二进制算术加,逻辑加,模 2 加 172 n 18相邻码组之间只有一位不同 19n 个相领项 20开通,延迟,上升,t ON t d t r 21关闭,存储,下降,t OFF t s t f 22从负载流(灌)入反相器(或与非门),低 23从反相器(或与非门)流(拉)到负载,高 24与非门允许多大的噪声电压叠加到输入信号的高、低电平上,而不致破坏其正常逻辑 状态,抗干扰能力

3、越强 25最多可以带动 10 个同类型门电路。 26t PHL ,t PLH ,(t PHL t PLH)/2 27短接,短接 F 1 F 2 ,线与 28“0”,“1”,“高阻” 29PMOS,NMOS ,CMOS 反相器,PMOS ,NMOS,CMOS 传输门 30V D 0.7V,0.7V,极小,激增 31数字,模拟 32电路功耗低、抗干扰能力强、集成度高等 15 33V NL= ViL(max) VoL(max) 34电路任一时刻的输出仅取决于该时刻的输入状态,而与电路前一时刻的状态无关 35只包含门电路(无存储元件) 36 37确定它的逻辑功能,并加以改进 38两数的本位加,不带低位

4、的进位加,带进位加 3916 个,低电平“0”,高电平“1” 40它们都有两个稳态,可以触发翻转,故具有记忆能力 41特性表、特性方程、波形图 42D、T、T、RS、JK 43可以用 CP 控制其翻转时刻,同步触发器、主从触发器、边沿触发器,电平触发、主 从触发、边沿触发 44主从、边沿触发器可以克服空翻,而同步触发器不能克服空翻 45两门之间因交叉耦合而产生的自锁作用 46RS 0,R、S 不能同时为“1” 470,1 48可控制的计数,计数翻转,保持原状态 49下降,上升,1 50边沿触发方式 51同步时序电路,异步时序电路 52触发器 53统计计数脉冲个数 54Q i1 Q i2 Q 1

5、 Q 0 ,Q n1 Q n2 Q 1 Q 0 55暂存,平移 56串/并转换 5716S 58波形变换、整形、脉冲鉴幅 二、 选择题: 1. A D 2. B C D 3. A B 4. D 5. C 6. A B D 7. D. 8. C 9. B 10. D 1 11. B 12. A. 13. B 14. A B 三、化简下列各题 1用代数法化简下列函数为最简与或表达式 (1)F BB ACB( )ACCAC B ACA BAC (2)F CD DC ( D)(CDC ) C1 (3)FAB AB CACAB CACB AB C (4)FA A BCDADBD或 AB 2将下列函数式化

6、为最小项表达式 (1)FAB BCACAB(C )(A )BCA(B )C ABCAB BCA CB (2)F AB BCBA AB(C )(A )BC ABCAB BC 3用代数法证明下列等式 (1)左式(A B)( CDC) D AB D 17 ABD C 1 (2)A0A 10 A (3)A1A 11 (4)A A A 1 4直接写出下列各函数的对偶式 F,并用反演规则写出其反演式 F (1)F(A )(B )(C D)A ( B)( C)( A )F (2)FA )( E )( D 5用对偶规划求下列各式的对偶等式 (1)左式的对偶式为(A B)( C)(B CD )A 右式的对偶式为

7、(AB)( C) 其对偶等式为:(AB)( C)(B CD )( AB )( C) (根据对偶规则两式相等,则其对偶式也相等) (2)左式的 F1 右式的 F2 其对偶等式为: CBA 6试写出下列卡诺图的最小项表达式,并用卡诺图法求其最简与或式 (1) 最小项表达式 F(A、B 、C) ),( 54310 或 F C BCA A CB 最简与或式 F C (2) 最小项表达式 F(A、B 、C、D) 或),( 108642 F C B BC AD A C ;B 最简与或式 F D 7用卡诺图法化简下列函数为最简与或式 (1) F CAD (BC)A ADD A C ABC 00 01 11

8、10 1 0 1 1 1 1 1 ABCD 00 01 11 10 01 00 1 1 1 10 11 1 1 1 ABCD 00 01 11 10 01 00 1 1 1 10 11 1 1 1 1 1 1 1 1 1 1 19 (2) F ),() ,( 1871509632 A C CDBD 9 (1)错 (2) 错 (3) 对 10 CBAF123 11 控制信号 输出变量 B C Y0 Y1 Y2 Y3 0 0 A 0 1 A0 A1 A2 A3 1 0 1 1 1 1 1 1 0 0 0 0 当控制信号 BC=00 时,输出是输入变量的反码。 当控制信号 BC=01 时,输出是输入

9、变量的原码。 当控制信号 BC=10 时,输出为全 “1” 当控制信号 BC=11 时,输出为全 “0” 电路是一个原码/反码和 0/1 码的转换器。 12 设 A、B、C 三个逻辑变量代表三位裁判,A 为裁判长,逻辑“1”表示按下按键, 逻辑“0”表示未按按键;Y=1 表示举重成功(灯亮、或铃响),Y=0 表示举重失败(灯 不亮、或铃不响)。 ABCD 00 01 11 10 01 00 1 1 10 11 1 1 1 1 1 逻辑真值表. 输 入 输 出 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1

10、1 1 逻辑函数表达式 Y= AB+ AC 逻辑图 13解:根据已知条件,需满足: 4.0)84(52maxisOLHIIR 解得 K5.3329 四、分析下列各题 1按下图所示求出 F 的逻辑式,并将其化简成最简与或式。 解 : 按 图 求 得 : F=BCDBD+D 化 简 得 : F=BCD+B+D+D =CD+B+D =C+B+D 2分析如下电路,写出 F 的最简与或式(用卡诺图化简 F)。 解:F = ( 2, 4, 6, 7) 卡 诺 图 化 简 如 下 : YACB & 21 F BC AC AB 3CMOS 线路图如图所示,写出 F 的逻辑式,说明它是何种门电路。 解:F A

11、功能:为或非门 4电路如图所示,试对应于 A、B、C 端的波形画出该电路的输出波形。 解: 5下图中片 04 均为译码器,指出当输入代码为 A4 A3 A2 A1 A0=10101 时,片 0-3 中的 哪一片工作?该片中的哪一条输出线有效? 解:A 4 A 3 10(A 1 A 0 ) 片 4 (Y 2 ) 片 4 有效,从而使片 2 工作。 又因:A 2 A 1 A 0 101(A 2 A 1 A 0 ) 片 2 ,所以片 2 的输出线 Y 5 有效。 6分析如下逻辑图,求出 Y1 、Y 2 的逻辑式,列出真值表,指出逻辑功能。 解: A B Y 1 Y 2 0 0 0 0 0 1 1 0

12、 1 0 1 0 1 1 0 1 功 能 : 半 加 器 ABC 00 01 11 10 1 0 1 1 1 1 Y A B C Y 1 AB Y 2 AB 7分析用四选一数据选择器构成的电路,写出 Y 的最简与或式。 解:Y I 0 BI 1 A I 2 ABI 3 B BCA ABCC 用卡诺图化简 Y C BCAB 或 Y BC 8分析如下电路,写出逻辑式,列出真值表,指出逻辑功能。 解: F1( A、 B、 C) = ( 1、 2、 4、 7) F2( A、 B、 C) = ( 3、 5、 6、 7) A B C F1 F2 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0

13、0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 ABC 00 01 11 10 1 0 1 1 1 1 1 23 1 1 1 1 1 由 真 值 表 看 出 , 它 是 全 加 器 , F1 为 本 位 和 , F2 为 向 高 位 的 进 位 。 五、分析下列电路 1试用一个四选一数据选择器设计实现下述逻辑功能的组合电路。 解:设计电路如下: 2用 8 选 1 数据选择器实现逻辑函数 F=(2,4,5,7)。 解:实现电路如下: A B F 0 0 0 1 1 0 1 1 1 CC0 I0I1I2I3 A B 四选 一 S F1 C “1“ I0I 1I 2I

14、 3 A2 A1 A0 八选 一SYI4 I5I 6I 7 +5V R F A B C 3用 3-8 线译码器实现逻辑函数 F=A ACB 。C 解:F=A ACB C)7,6542( 直接画图得: 4试用下图所示的 4 选 1 数据选择器设计一组合电路。从电路的输入端(A、B、C、D) 输入余 3BCD 码,输出为 F。当输入十进制数码 0、2、4、5、7 的对应余 3BCD 码时, F=1;输入其它余 3BCD 码时,F=0。(输入端允许用反变量) 解: (1)依题意列真值表: (2)画卡诺图 A B C D F 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0

15、0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 0 1 0 0 Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7 1 F AB C 5V S 1 S 2S 3 3 8线 译 码器 AB CD 00 01 11 10 01 00 1 10 11 1 1 1 1 1 25 F DBA 5. BACY 6取片(1)和片(2)的 S1 作为第四个代码输入端 A3,片(1)和片(2)的 3 个代码输 入端 A2,A 1,A 0 接在一起作为 4 线1

16、6 线译码器的 3 个代码输入端 A2,A 1,A 0。同时使 两片的 = =0,如图所示。S3 7 8 六、试画出下列各题波形 1试画出如下逻辑电路的 P 端输出波形,要求对应 CP 输入时钟和 A 输入波形画出输出波 形 P。已知维持阻塞 D 触发器的初始状态为“1”(忽略触发器的传输延迟时间)。 解: P CP A 74LS138( 2)Y7Y6Y5Y4 Y1Y2Y3 74LS138( 1)Y Y07Y6Y5Y4 Y1Y2Y3 Y Y07Y6Y5Y4 Y1Y2Y3Y15 Y10Y1Y12Y13Y14 Y 0 Y9Y8 A1A0A2A2A1A0S2S3S1 S2S3S1 A1A2 A0A3

17、1 CPJ QK CPA QB 2由主从 JK 触发器组成的逻辑电路如下图所示,试对应 CP 波形画出 Q 的波形。(设触 发器的初始态为“0”,且画图时忽略触发器的延迟时间)。 解: 3逻辑电路及 CP、A 的电压波形如下图所示,试画出 Q 的波形。(设触发器的初始态为 “1”,且不考虑器件的传输延迟时间)。 解: 七、分析下列时序电路 1用主从 JK 触发器画出两级串入串/ 并出单向移存器(可加用门电路)。并对应于 CP 和 D O 画出 Q1、Q 0 的波形。(设 Q1、Q 0 的初态为“0”)。 解:;逻辑图 CP Q J 1 K 1 J 0 K 0 1 CP Q 0Q 1 D O C

18、P D 0 Q 0 Q 1 CP A Q 27 2由 T1161 组成的时序逻辑电路如下图所示,请对应 CK 波形画出输出 Q0 Q1 Q2 Q3 的波 形。 解: 3用 T4195 连接成的电路如图所示,试分析该电路,列出状态表,指出其功能、F 端的脉 码序列及其循环周期。 解: Q C Q B Q A D A JKQ C Q B 0 0 1 0 0 1 0 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 0 0 1 0 0 1 0 0 0 0 0 电路为三位 m 序列发生器,由 F 端产生的 m 序列是 00101110010111。循环周期 P2 317 4用 T

19、4195 连接成的电路如下图所示,试分析该电路,列出状态表,画出完整状态图, 并指出其逻辑功能。 解: Q 2 Q 1 Q 0 D O 01或 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0 CP Q0 Q1 Q2 Q3 1 2 3 4 5 6 7 8 9 10 1 1 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 1 0 1 1 0 0 1 0 0 1 功能:三位环形计数器,可自启动。 5用 T4195 中规模移存器设计一个 4 进制环形计数器。(初态为 0001)。 解: 6用 T1161 设计一个进位预置型十三进制计数器。

20、 解:N13,2 4133(0011) 2 DCBA 使 LCO 画图 001 100 111 000 110011 101 Q 2 Q 1 Q 0 010 D C B A J S/L CKC rQD QC QB QA T4195 启 动 脉 冲 0 0 0 1 29 由以上状态图看出原设计可以满足十三进制要求,且可自启动。 7试用 T1161 中规模计数器设计一个进位预置型 10 进制计数器。 解:设计电路如下: 8用 T4195 中规模移存器设计一个 8 进制扭环形计数器。(初态为 0000)。 解:设计电路如下: 9 解: 状态方程: 0011 0001 1110 0010 1111 0

21、000 0100 Q 3 Q 2 Q 1 Q 0 /CO /0 /0 /0 /1 /0/0 /0 D C B A T CK QD QC QB QA T1161 P L Q3 Q2 Q1 Q0 C r “1“ “1“ “1“CO 1 “1“0“ D C B A J S/L CKCrQ D QC QB QA T4195 CK “0” Q = CP 10n0 Q = CP CP =Q131 10 Q = CP CP = Q2n22 Q = Q Q CP CP = Q = CP133301 .状态转换图 逻辑功能: 可用该电路计一位十进制数,该电路称为异步十进制计数器。 该时序逻辑电路具有自启动特性。

22、 八、试画下列各题的波形 1施密特与非门的 VOH=3.6V, VOL=0.2V, VT(+)=1.7V, VT(-)=0.8V, 试画出它的电压传输特性 曲线,并求出回差值。 解:电压传输特性曲线 回差:V T V T() V T() 1.70.80.9V 2给定施密特与非门的 Vi 波形,试对应画出其输出波形。 0.8V 1.7V 0.2V 3.6V V 0 V iV T(-) V T(+)V OL V OH 00 010 01 010 0101010011 101 10 101 1010101100 11 110 /C3Q2QQ0 /0 /0 /0 /0 /0 /0/0 /0/0 /0 /0 /1 001 /0 /1 /1/1 31 解: 3由 555 构成的施密特电路如下图所示,试对应给出的 Vi、V A 波形定性画出输出电压 VOl 的波形。 解: Vi VA VO1 0 0 0 )V(32COD或1t t t Vi VT(+) VT(-) 0 t Vo 0 t

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 教育教学资料库 > 参考答案

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。