第五章同步时序电路答案.doc

1、1 第五章同步时序电路 5.1、分析图 583 所示时序电路，作出它的状态表和状态图。作出电平输入 X 序列为 1011100 时电路的时序图。 解： nnQXD1nXZ 5.2、分析图 584 所示时序电路，作出它的状态表和状态图并作当 X1=1111110 及 X2=0110110 时的时序图（设触发器初态为“00” ） 。 解： nXQJ01K1J0nQK10 nX nn 101010 nQXZ Q1nQ0nX Q1n+1Q0n+1 Z 0 0 0 0 0 1 0 0 1 0 1 1 0 1 0 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1

2、0 0 0 1 1 1 1 1 1 0 KJ CP QQ KJ CP QQ CP X Z Y1 Y0 图 584 10 1/1 1/0 0/10/1 DCP QQ CP X Z Y 图 583 X 0 1 0 1 0/1 1/1 1/1 0/0 n CP X1nQ Z 初态为“1” nQ01X/Z 01 10 00 11 0/1 1/1 0/1 1/1 0/1 1/1 0/1 1/0 CP X1n0Q Z CP X 1nQ0 Z “1” 2 5.3、分析图 585 所示时序电路，作出它的状态图和时序图。起始状态 Y2Y1Y0=000。 解： nnQD0210 nQ0111 2 逻辑功能：可自启

3、动的同步五进制加法计数器。 5.4、画出图 586 所示时序电路的状态图和时序图，起始状态为 Y3Y2Y1Y0=0001。 逻辑功能：移位寄存器型四进制计数器。 5.5、画出图 587 图所示同步十进制减法计数器的状态图和时序图。 状态图： nnQ1234 DCP QQ DCP QQ DCP QQ + CP 012 图 585 Q2nQ1nQ0n Q2n+1Q1n+1Q0n+1 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 0 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 0 0 010 000 001 0

4、11100 111 101 110 n012 Q Q J K 3 Q Q J K 2 Q Q J K 1 Q Q J K 0 CP 图 586 Y0Y1Y2Y3 Y3Y2Y1Y0 0001 1000 01000010nJ1234nK14QQ232 n11Jnn4241 3133 )(n122)( 1001 1000 0111 0110 0101 01000011001000010000 /0 /0 /0 /0 /0 /0/0/0/0 /1 /01010 1011 1110 1111 1100 1101 /0 /0 /0 /0 14nQCP312n Z nQ1Z4时序图： 3 5.6、分析于 5

5、88 所示集成电路的原理，列其功能表，定性画出表示 CKRPEDS与,30 的配合关系的波形图，并分析这些参数与内部电路开关参数的关系。 )(00 EPEQPEDPs 101 )(212 323 EEEE : 当 为 00 时, 并入P, , 时移位PE)( 1,0 PEEE )()( 为 1 时, 保持。E)(DRSD30CK30Q 功能 0 x x x xx x 00 清”0” 1 0 0 x 30 30D并入 1 1 0 Sxx 2s移位 1 x 1 x xx 30保持 ; suFpdsutt pdHFtt ; 。pdOR2 ORpdt2 : 由 , 可以不变, 变化不影响, 即由并入转

6、到保持, 应为 , EP,“10EPE EP,X1 二级或非门的传输时间即可, 最大 为二级或非门加一级与非门+ 的 即可!sut Fsut 012D3D t t t“ “EP D0D3、DS 0 0 01 1 CK 4 12nQ 5.7、画出在图 588 电路中加上如图 589 所示输入波形时输出波形。 5.10、图 592 所示电路是为某接收机而设计的分频电路，初始状态为“00” ，问： （1）当 X1X2=“00”；（2）当 X1X2=“01”；（3）当 X1X2=“11”时，各种状态为几分频？ 画出波形图。 解：（1）当 X1X2=“00”；初始状态为“00”时： 2nQ1nJ11XJ

7、K 逻辑功能： 电路实现 2 分频。 （2）当 X1X2=“01”；初始状态为“00”时： nQJ11JKn121 Xn 逻辑功能： 电路实现 3 分频。 （3）当 X1X2=“11”；初始状态为“00”时： nJnQJK21nQ2 12 逻辑功能： 电路实现 4 分频。nn11 12nQ1n2“1”图 592 图 589 清零 Q0 Q1 Q2 Q3 保持 并入 移位 保持 5 DnCBAnQ 0001 1001 0101 1101 0011101101111111DnCBAnQ 0000 1000 0100 1100 0011101101111111 0010 1010 0110 1110

8、 00110001100101011101 5.11、同步 4 位二进制计数器的功能表及逻辑符号如图 593（a）所示。如果同步二进制计数器 按图 593（b）所示电路连接，要求：（1）列出该计数器的计数顺序。 （2）QD 端输出是 几分频、占空比是多少？ （1） （2）QD 端输出是 12 分频，占空比是 50%。 5.12、将图 593（a）所示 4 位同步二进制计数器接成图 594 所示电路。问：（1）M=“1” 时，A 端输出为几分频；（2 ）M= “0”时，A 端输出为几分频；（3）占空比是多少？ 解：（1）M=“1”时： A 端是 8 分频；占空比为 25%。 （2）M=“0” 时

9、： DnCBAnQ 0000 0100 1100 0010 0110 1110 00010101110100110111 1111 1Cn A CPBQD “1” CP A 1BnQDC 6 图 595 A 端是 16 分频；占空比为 12.5%。 5.13、由图 593（a）所示 4 位同步二进制计数器接成图 595 所示电路，画出输出端 QD 的波 形，说明 QD 为几分频。 解： QD 为 10 分频。 5.14、图 596（a）所示逻辑符号为 4 位并行通道移位寄存器及功能表。分析图 596（b）所 构 成的逻辑图：（1）写出状态图；（2）画出 CK 与 QD 对应的波形图。 （1）

10、DQJDCBQK)( 5.16、分析由图 596（a）所示移位寄存器组成的图 598 所示电路，分析电路的逻辑功能， 画出 QD 的波形，分析电路能否自启动。 解：K 闭合时清零， 0DCBAQ K 打开时： LS/ DQKJ DnCBAnQ 0000 1000 0100 1010 0101 0010 1001 1100 01101011110111101111 0001 0011 0111 nCBAn CK1Dn 0000 0010 10010100 /0 /1 /0 /0 00010011 0111 1111 1110 1100 1000 0101 1011 0110 11011010 C

11、K1Dn 图 596 0000 0010 1010 1110 00010011101101111111 0110 1110 7 图 5100 DnCBAnQ 1100 11101000 011100110001 1111 DnCBAnQ 1100 11101000 011100110001 1111 0000 CK QA QB QC 1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q 电路可以自启动。 5.17、分析由图 596（a）所示移位寄存器组成如图 599（a） 、 （b） 、 （c）的逻辑电路， 说 明各输出 QD 是几分频？ 解：（a） （b） QD 是 7 分频。 QD 是 8 分频

12、。 （c） QD 是 16 分频。 5.18、分析图 5100 所示同步时序电路的功能。画出各输出端的时序图。电路由 1 片 4 位二进 制计数器、1 片（38）变量译码器和 1 片 8 位锁存器组成。 10000000 11000000 11111111 011111110011111100000001 8 电路实现逻辑功能：顺序脉冲发生器。 5.19、已知时序电路的状态表如表 513 所示，作出它的状态图。 5.20、设有表 514 所示的 3 种完全指定状态表；试求最小化状态表。 A B CD X/Z 0/0 1/0 0/0 0/0 1/0 1/01/1 0/1 （a） 表 514 AD

13、 A B B C C D D E AB AE AB 关联比较后的隐含表 X Y 0 1 A B C E A/0 B/0 C/1 A/0 B/1 E/0 A/0 A/0 简化状态表 A、D A （b） 1 2 3 4 5 6 7 7 6 5 4 3 2 8 47 15 15 15 38 38 46484867 关联比较后的隐含表 1、5 1 4、7 4 XY 0 1 1 2 4 6 7 8/0 4/1 3/0 1/0 1/1 8/0 1/1 3/0 4/0 6/1 简化状态表 2、3 2 （c） A B B C C D D E AB AE 关联比较后的隐含表 X Y 00 01 A B D B/

14、0 B/0 A/0 B/0 B/0 D/0 A、E A CD BC CDACBE 11 10 简化状态表 B/1 B/1 A/1 A/1 D/1 B/1 B、C B 9 5.21、按照规定的状态分配，分别写出采用 D 触发器、J K 触发器来实现状态表 515 所示的 时 序逻辑电路。 解：四种状态应使用 2 个触发器。设：Q 1=Y1，Q 0=Y0 1） 用 D 触发器设计； XXn01 0011 010QDn Z 2）用 JK 触发器设计； XXQn 01010101 = )(J01 0n12K01QZ 5.26、用负边沿 JK 触发器及 2 输入 4 输出变量译码器，设计一个 4 相时钟

15、分配器。 解：用 JK 触发器设计一个 4 进制计数器，Q 1Q0 为变量译码器的输入。 nnn10 nJ01 0K 5.27、用 JK 触发器设计一个可控计数器，当控制端 C=1 时，实现 000100110111011 000；当 C=0 时，实现 000100110010011000 计数。要求写出：（1）状态图； （2）状态表；（3）状态方程；（4）检查能否自启动，画出状态图；（5）画出逻辑图。 Y1 Y0X 00 01 11 10 0 1 0 0 00 1 1 11 Y1 Y0X 00 01 11 10 0 1 1 1 1 1 00 0 0 Q Q J K 0 Q Q J K 1 Z

16、Q0 Q 1 CP RD X Q0 CP D0 Q0 Q1CPD1 Q1 CP X RD Z nQ101n0 0 0 0 1 0 1 1 0 1 1 1 0 1 1 0 0 Q Q J K 0 Q Q J K 1 RD CP “1” Q0 Q 1 A1 A0 Y3 Y2 Y1 Y0E CP 1n0 Y0 Y1 Y2 Y3 nQ012 000 111 001010 011 010 101 001 111 0/ X/ 0/ 0/ 1/ 1/ 1/ X/ X/ X/ X/ 110100 X/ 10 解： 5.28、用 JK 触发器设计“1011”序列检测器。要求写出：（1）状态图；（2）状态表；（3

17、） 三种 独立的状态分配方案；（4）分别写出三种分配方案的状态方程；（5）画出最佳设计的逻 辑 图。 解：设 S0：初始及检测成功状态；S1：输入一个“1”状态；S2：输入“10”状态； S3：输入“101”状态；X：输入；Z：输出。 XQn0121012n012KJ 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 1 1 1 0 0 1 1 0 1 0 1 0 0 1 1 1 1 0 1 1 1 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 0

18、 0 1 0 1 0 0 1 0 0 0 1 1 10 1 10 1 1 0 0 0 00 00 01 01 11 11 10 10nQ2 0 X nQJ12 nQJ210 0 1 1 00 0001 01 111110 10n21X 1 0 1 0 0 00 00 01 01 11 11 10 10nQ21 0 X XQKn2 0 0 1 0 1 0 0 00 00 01 01 11 11 10 10n2Q X XJnn12 0 1 1 0 0 0 00 00 01 01 11 11 10 10n21 0 X nK21 1 1 0 00 00 01 01 11 11 10 10nQ21 X

19、nQK2 Q Q J K 0 Q Q J K 1 Q Q J K 2 + + CP RD X 11 Q Q J K 0 Q Q J K 1 + CP X RD （1）状态图 （2）状态表 （3）状态分配方案 （4）状态方程 方案一： 方案二： 方案三、 状态 X 0 1 S1 S0 S2 S3 S0/0 S2/0 S0/0 S2/0 S1/0 S1/0 S3/0 S0/1 1 2 3 S0 00 00 01 S1 01 01 00 S2 11 10 10 S3 10 11 11 X Z 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1

20、0 1 0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 0 1 1 0 nQnKJS0 S1 S2 S30/0 1/0 1/0 0/0 0/01/00/0 1/1X/Z 1 0 00 1 01 11 10 nQ1 X 1 1 0 00 1 01 11 10 nQ1 XKJnn00 1 1 0 00 1 01 11 10 nQ1 X 1 1 0 00 1 01 11 10 Q X XKJnnn000 X Z 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 1 0 0 1 1 0 1 1 0 1

21、 0 0 0 1 0 0 0 0 0 1 0 1 0 1 1 1 0 0 1 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 1 nQnKJ 1 0 00 1 01 11 10 nQ1 X 1 1 0 00 1 01 11 10 nQ1 X 1 1 1 0 00 1 01 11 10 nQ1 XKJnn000 1 1 0 00 1 01 11 10 Q1 X XKJ nn 0001 X Z 0 1 0 0 1 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1

22、 1 0 1 0 0 0 1 1 1 1 0 1 1 1 0 nQnKJ XQXQKJnnn01010 1 0 00 1 01 11 10 nQ X 1 1 0 00 1 01 11 10 Q1 XKJnn1 1 1 0 00 1 01 11 10 1 X 1 1 0 00 1 01 11 10 n1 X 12 从 JK 的卡诺图可以看出电路的 简化结果相似，以方案三画逻辑电路 5.30、用正边沿 D 触发器及其他门电路，设计一个节拍发生器，节拍顺序如图 5101 所示，要 求 写出设计过程。 解：从时序图可得出状态图为： 方法一：若将 看作触发器的输出，三个触发器不可能有这样的状态，因此应有

23、 6 个状态，i 并且在传输“1” ，可用 6 个触发器构成移位寄存器型计数器。其中 。此5321,Q 时，状态图为： 逻辑图： 方法二：用 3 个触发器构成 6 进制计数器， 为输出。123 同理： nQ123nQ012n01 123 000 001 000 010000100 nnQ543210 100000 010000 001000 000100000010000001 /001 /010 /100 /000 /000 /000 123/ Q CP D Q Q CP D Q Q CP D Q Q CP D Q Q CP D Q Q CP D Q 1 2 3 CP RD SD Q0 Q1

24、 Q2 Q3 Q4 Q5 CP 1 2 3 图 5101 0 CP Q D 1 CP Q D 2CP + 3 RD CP QQQ Q 000 001 011 010110100 /000 /001/000 /000 /100 nQ01212/ 0 0 0 0 0 1 0 0 0 0 0 1 0 1 1 0 0 1 0 1 1 0 1 0 0 0 0 0 1 0 1 1 0 0 1 0 1 1 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 nQ22n 1 1 0 00 1 01 11 10 n2nnQ121 1 1 0 001 01 11 10nQ12nnQD201 10 00

25、1 01 11 10n12nD0 13 CP Y1 Y2 Z X 图 5102 X/Y1Y2Z 0/110 0/010S0 S0 S0 S0S0S0 S0 S0 0/101 0/000 1/1001/0111/110 1/000 5.32、用正边沿 D 型触发器设计一个满足图 5102 所示波形要求的逻辑电路，CP、X 为输入， ，写出设计过程。 解：方法一：从时序图中可以看出将 Y1、Y 2、 Z 为输出时，每经过 8 个时钟为一个循环。 其状态图为： 若以自然态序状态分配，状态表为： XQXQDnnn 01012 或 22 同理，从卡诺图可以求出： 011n nD01 nQY01n02 Z

26、n0 方法二：从时序图中可以看出 Y1Y2 的状态为 001101 1000。 设： 则状态图、状态表为：2； nQD11 同理： Xn00 Zn11 显然，方法二的结果比方法一的结果要简单得多。其逻辑图为： nQ01X/Z 00 11 0110 0/0 0/0 0/0 0/1 1/0 1/1 1/0 1/0 1 1 1 1 00 00 01 01 11 11 10 10nQ1 2X 1 1 1 1 00 00 01 01 11 11 10 10nQ 20X X Y1 Y2 Z 0 0 0 0 0 0 1 1 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 0

27、1 0 1 1 0 1 0 0 0 0 0 1 0 0 1 1 0 1 1 0 0 1 0 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 0 0 0 0 0 nQ22nnQ 1 1 1 1 0 00 1 01 11 10 n X X Z 0 0 0 1 1 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 1 1 1 1 0 0 0 0 1 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 0 0 nnQ 14 Q CP D Q + Q CP D Q CP RD X W Z 5.33、用正边沿 D 触发器设计一个具有如下

28、功能的电路（电路如图 5103 所示） ； （1）开关 K 处于位置 1（即 X=0）时，输出 ZW=00；（2）当开关 K 掷到 2（即 X=1）时， 电路要产生完整的系列输出，即 ZW：00011110（开始 X 在位置 1） ；（3）如果 完整的系列输出后，K 仍在位置 2，则 ZW 一直保持 10 状态，只有当 K 回到位置 1 时， ZW 才重新回到 00。 要求： （1）画出最简状态图；（2）列出状态表；（3）给定状态分配；（4）写出状态方程及输 出方 程；（5）画出逻辑图。 解：ZW 的状态为 00、01、10、11，所以设： 输出 Z=Q1；W=Q0；输入： X 状态图 状态表

29、 XQDnn101 逻辑图 XQDn10 5.34、设计一个无堵塞的脉冲发生器，产生一个 010011000 的序列脉冲，如图 5104 所示。 要求：（1）用 4 个正边沿 D 型触发器，采用移位方式实现； （2）用数据选择器，同步 4 位计数器和“与非“门实现； （3）用图 597 所示移位寄存器实现。 Q CP D Q Q CP D Q + Y2 Y1 Q0 Q1 Z X CP RD 设计 的 电路 图 5103 Z W XK2 1 R +5VnQ0 X/ 00 01 11 0/ 1/ 1/ 1/0/ 101/ nQ01X 0 0 0 0 0 0 0 1 0 1 0 1 1 1 1 1

30、1 1 1 1 1 0 0 0 0 1 0 1 1 0 n 1 1 1 0 00 1 01 11 10 nQ X 1 1 0 00 1 01 11 10 1n X 00 0 0 0 0 0 0 0 01 1 1 1 1 1 图 5104 15 解：Z=01011000，01011000 （2）用四位二进制计数器构成一个 8 进制计数器，其输出端控制一个 8 选 1 数据选择器。 （1）码长 m=8, 时,序列为38nm0Q12 有重复 000, n=4 0 1 0 0Q123Q 1 0 1 5 1 0 1 0 1 1 0 11 1 1 0 1 0 1 1 6 0 1 1 0 0 0 1 12

31、0 0 1 1 0 0 0 8 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 2 0 1 0 0 00 01 11 10 00 1000 0100 xxxx 1010 01 xxxx 1101 xxxx 0011 11 0001 xxxx xxxx xxxx 10 0000 xxxx 0110 xxxx 13210nnQ nQD213D nnQ123020 检查能否自启动 当 时 13210nn 11n 时 0320 如此检查各约束项，均可进入循环，所以可以自启动。 0 1 2 5 116128 14 3 15 7 9 4 10 13 Q CP D

32、 Q Q CP D Q Q CP D Q Q CP D Q + Q0 Q1 Q2 Q3（Z ） CP 4位二进制计数器 QA QB QC QD L A B C D 8 选 1 数据选 择器 D0D1D2D3D4D5D6D7 S2 S1 S0 Y E CP Z CP “1”“0” 16 （3）用四位右移移位寄存器实现 KJAQBCDQ 求 的表达式KJ 1 1 0 1 0 00 01 11 10 0 1 1 0 1 00 1 0 x 1 0 0 1 1 0 01 x 1 x 0 0 0 0 1 1 11 x 0 x x 0 0 0 0 1 10 0 x 0 x 1 0 0 0 0 0 1 0 0 0 DCBCAQKJ 1 0 1 0 0 1 1 0 1 0 另一种设计： CABDQJ 检查自启动(无堵塞): 时 同前!01DnCBAnQ01 QB QAQD QC 4 位右移移位寄存 器CK S/L A B C D RD QA QB QC QDJ K “1”CP + QD Z 4 位右移移位寄存 器CK S/L A B C D RD QA QB QC QDJ K “1”CP QD + CP