1、第 23 卷 第 7 期 电 子 测 量与 仪 器学 报 Vol. 23 No. 7 2009 年 7 月 JOURNAL OF ELECTRONIC MEASUREMENT AND INSTRUMENT 29 本文于 2009 年 2 月收到。 *基金 项 目 : 湖南省自然科学基金 (编 号 : 07JJ3118)资 助 项 目 。 更多电子资料请登录赛微电子网 多级二维整数小波变换的 FPGA 实现研究 * 谭 会生 (湖南工 业 大学 电 气与信息工程学院 , 株洲 412008) 摘 要 : 为 了 满 足整数小波 变换实时应 用的需要 , 研究了整数小波 变换 的 FPGA 实现问
2、题 。相 对 于 DSP 等 传统实现 方式 , 用 FPGA 实现 整数小波 变换 具有 处 理速度快 , 可重新配置硬件 , 易于修改移植等 优 点。 论 文首先描述了二 维 (5,3)整数小波 变换 的算法 , 接着 阐 述了一种多 级 二 维 (5,3)整数小波 变换 的 FPGA 实现结 构 , 最后 给 出了硬件 资 源消耗、最大 时钟频 率和功能 测试 结 果等 FPGA 实现结 果。 为 了提高系 统 的 处 理速度 , 降低系 统 的 资 源消耗 , 本 设计 采用了参数可配置、共享一 维 小波 变换单 元 等方法 进 行 结 构 优 化。 实验结 果 证 明了本 设计结 构
3、的有效性 , 逻辑 功能的正确性 , 修改移植方便 , 具有良好的 应 用价 值 。 关键词 : 图 像无 损压缩 ；多 级 整数小波 变换 ；FPGA 实现 ；共享硬件 资 源；参数可配置 结 构 中图分类号 : TP391 文献标识码 : A 国家标准学科分类代码 : 510.4050 FPGA implementation of multilevel two-dimension integer wavelet transform Tan Huisheng (School of Electrical and Information Engineering, Hunan University
4、 of Technology, Zhuzhou 412008, China) Abstract: In order to meet the demand of real-time applications of integer wavelet transform (IWT), a FPGA implementation of IWT is researched. Comparing with classical implementation such as DSP etc, the FPGA implementation of IWT has the advantages such as hi
5、gher processing speed, reconfigurable hardware, more easy to modify and transplant. First of all, this paper describes a two-dimensional (5,3) IWT algorithm, then proposes a FPGA implementation structure of a multilevel two-dimensional (5,3) IWT, and finally presents its experimental results such as
6、 hardware resource consumption, maximum clock frequency and function testing results. In order to improve the processing speed, and reduce the resource consumption, the proposed structure is optimized by using configurable parameter, sharing one-dimensional wavelet transform unit etc. The experiment
7、al results show that the structure of this design is available, the logic function is correct, the modification and transplant is more easy, and it is of great value in application. Keywords: image lossless compression; multilevel integer wavelet transform; FPGA implementation; sharing hardware reso
8、urces; configurable parameter structure 1 引 言 随着社会的不断 发 展和 进 步 , 出于 资 源共享和 远 程 测 控的需要 , 出 现 了基于互 联 网 Internet 的 远 程 测 控系 统 1-2。而 远 程 测 控系 统 一般包括共享 设备 端、 服 务 器和用 户 端 3 个 组 成部分 , 用 户 端主要是 执 行 现场 信息的采集、反 馈 信息的接受及有关信息的 处 理等任 务 , 其 测 控信息大多是 视频 信息 , 要保 证 其 正常而有效的工作 , 必 须 解决两个关 键问题 : 1) 高 速 实时测 控 ; 2) 视频 信
9、息的高效 压缩处 理。 传统 上 的 电 子系 统 硬件 实现 主要有三种途径 : 实现图 像 处 理通用 处 理器、数字信号 处 理器 (DSP)、专 用集成 电 路 (ASIC)。但是通用 处 理器数据 处 理速度慢 , 不能 满 足高速 处 理的要求。 DSP 拥 有流水 线结 构和 优 化的 算法 , 可以加速 图 像 处 理 , 但不适合所有运算。 ASIC 功能 专 一 ,造价昂 贵 , 适 应 性差。因此 传统 上的 电 子系 统 硬件 实现 途径已不能 满 足 远 程 测 控系 统 的 30 电 子 测 量 与 仪 器 学 报 2009 年 要求。随着微 电 子和 计 算机技
10、术 的快速 发 展 , 出 现 了 现场 可 编 程 门阵 列 FPGA 器件 , 它具有 结 构灵活、 设计 周期短、密度高、体 积 小、性能好等 优 点 , 因此 近年国内外比 较 流行用在 FPGA 芯片来 实现 一些复 杂 的 电 子系 统 3-5, 也 为 远 程 测 控系 统 的 应 用和 发 展 提供了可行的技 术 基 础 。小波 变换 作 为 一种全局 变 换 , 在 时 域和 频 域都具有良好的局部化性能 , 而且 在 应 用中易于考 虑 人 类 的 视觉 特性 , 从而成 为图 像 压缩编码 的主要技 术 之一 , 并且离散小波 变换 已 经 纳 入 MPEG-4和 JPE
11、G2000编码标 准。但小波 变换 需要大量的 计 算 , 因此小波 变换 的硬件 实现 成 为 小 波 实时应 用的一个基 础 而关 键 的 问题 。 JPEG2000中推荐了 2 种小波 滤 波器 基于 整数的 (5, 3) 滤 波器和基于 实 数的 (9,7)滤 波器 , 它 们 分 别 用于无 损 和有 损压缩 。基于提升方法的 (5, 3)整 数小波 变换 不 仅 具有 计 算更快捷 , 能 够 在当前位置 完成小波 变换 从而 节 省内存 , 能 对 任意尺寸 图 像 进 行小波 变换 等 优 点 , 而且可从整数 变换 系数中完全 重建 图 像 , 因而可 实现图 像无 损压缩
12、6。对 于小波 变 换 的 VLSI 实现 , 有关学者 进 行了大量的研究工作 , 提出了 资 源共享、并行技 术 、流水 线 技 术 、折叠技 术 等 设计优 化技 术 及 应 用 实 例 7-12, 但 这 些研究工作 主要集中在一 维 和二 维 小波 变换 的 单级实现 上 , 对 于多 级 小波 变换 的 实现则 研究很少 , 并且一般采用 多个硬件的串 级实现 。本文就是基于参数可配置、 资 源共享和二 维 小波 变换 的分离技 术 来探 讨 基于提升 方法的多 级 二 维 (5, 3)整数小波正 变换 的 FPGA 实现 问题 , 其重点是 FPGA 实现结 构 设计 及其 VH
13、DL 程 序的 设计 与 验证 。 2 多级 二维 整数小波变换算法的描 述 根据多 级 二 维 金字塔小波分解的一般原理和二 维 整数提升模式算法的表示方法 6, 8, 可将多 级 二 维 (5, 3)整数小波 变换 算法描述如公式 (1) (6)所示 , 式中 的 l, c, r 分 别 表示各系数所属分解 级 数 , 列索引 , 行 索引。 行 变换 : H: (1),1,21,21,2()/lcrlcrlcrlcrdaa L: (2),4d 列 变换 : HH: (3),21,2,2()/lcrlrlcrlrd LH: (4),14ad HL: (5),21,2,2()/lcrlrlc
14、rlra LL: (6),2,1,1(2)/4lcrlrlcrlcrada 3 多级二维整数小波变换的结构 设计 3.1 二维整数小波变换的总体结构设计 分析公式 (1) (6)可看出 , 二 维 (5, 3)整数小波 变 换 的各步数据 处 理 , 其数据 处 理的本 质 是一 样 的 , 只是在 处 理 过 程中所 处 理的 对 象不同而已 , 行 变换 是 对 原始 图 像数据或上一 级变换 的低 频 数据 , 而列 变换则 是 针对 本 级变换 得到的高 频 数据和低 频 数据。 同 时 , 在小波 变换过 程中 对边 界数据需要 进 行延拓 处 理 , JPEG2000 标 准中推荐
15、采用 对 称的延拓算法。 根据基于提升 结 构小波的运算特点 , 本文 拟 采用嵌 入式数据延拓算法 , 它通 过 在起始与 结 尾端改 变 小 波的 计 算 过 程 , 将数据的延拓嵌入到数据的 计 算 过 程中去 , 可避免 进 行数据延拓所需要的 额 外的运算 和存 储单 元。因此 可将二 维 (5, 3)小波 变换 中的数据 处 理用一个通用的基于 镜 像 对 称延拓 边 界 处 理的一 维变换 算法表示公式 (7) (8)所示 6, 式中 k 为 偶数 , xi 表示 输 入数据 , y2i+1、y2i 分 别 表示 变换 后的高 频 成 分 H 和低 频 成分 L。 (7) 122
16、2()/0,/iiiiixxky (8) 122()/40/,iiiiiiixyyk 对 于多 级 二 维 (5, 3)整数小波正 变换 , 为 了减少 数据 处 理的复 杂 性 , 可利用其 变换 的可分离特性 , 将其分开成 2 个独立的 阶 段来 实现 行 变换 和列 变换 , 同 时为 了共享数据 处 理硬件 , 可 设计 一个行 变换 和 列 变换 共享的一 维 (5, 3)整数小波 变换 核 , 并 设计 一 个可控制系 统变换级 数的参数 , 使系 统 可根据需要 进 行多 级变换 。根据以上 设计 思想 , 可得到二 维 (5, 3)整 数小波正 变换 的 总 体 结 构如 图
17、 1 所示。系 统 的工作 原理如下 : 用 户输 入相关的参数到用 户设 置 单 元后 , 首先水平 变换 控制 单 元控制 (5, 3)小波正 变换 核按行 完成小波的行 变换 , 接着启 动 垂直方向的 变换 , 垂 直 变换 控制 单 元控制 (5, 3)小波正 变换 核按列完成小 波的所有列 变换 , 再由 变换级 数控制 单 元控制是否 进 行下一 级 的 变换 , 若要 进 行下一 级变换 的 话 , 则 第 7 期 多 级 二 维 整数小波 变换 的 FPGA 实现 研究 31 重复上述的行 变换 和列 变换 。 3.2 变换数据存储器的读写控制 若 变换 的 图 像 为 NM
18、 个像素 , 则 需要 2 块 能 存 储 NM 个像素的存 储 器 , 其中一 块 用于存取源 图 像和 结 果 图 像数据 , 另一 块则 用于存取 变换 的 临 时 数据。 图 2 为 小波 变换过 程中数据存 储 器的 读 写 示意 图 。图 中的箭 头 表示数据的 读 取和存放方向。 3.3 一维整数小波变换模块 DWT 的设计 3.3.1 一 维 整数小波 变换 数据 处 理分析 根据 嵌入式数据延拓 (5, 3)整数小波 变换 算法 , 可得到一 维 (5, 3)小波 变换 数据 处 理原理如 图 3 所示。 图 1 多 级 二 维 正数小波 变换 的 总 体 结 构框 图 Fi
19、g. 1 Block diagram of multilevel two-dimension integer wavelet transform 图 2 多 级 小波 变换 数据存 储 器的 读 写示意 图 Fig. 2 Schematic diagram of data read/written for multilevel integer wavelet transform 图 3 一 维 整数小波 变换 数据 处 理原理 图 Fig. 3 Block diagram of data processing for one-dimension integer wavelet transfor
20、m algorithm 3.3.2 一 维 整数小波 变换 的控制 根 据 嵌 入 式 数 据 延 拓 (5, 3)整 数 小 波 变 换 算 法 , 并 考 虑 到 基 于 VHDL 进 行 硬 件 设 计 的 需 要 , 可 用 一 个 状 态 机 来 控 制 一 维 (5, 3)小 波 变 换 , 如 图 4 所 32 电 子 测 量 与 仪 器 学 报 2009 年 示 。该 状 态 机 不 但 控 制 小 波 变 换 的 计 算 , 还 控 制 着 变 换 过 程 中 对 存 储 器 的 读 写 操 作 。其 中 变 换 准 备 状 态 包 括 图 像 源 数 据 首 地 址 、图
21、像 数 据 地 址 步 进 、 低 频 系 数 存 放 首 地 址 、高 频 系 数 存 放 首 地 址 、低 频 系 数 地 址 步 进 、高 频 系 数 地 址 步 进 和 像 素 数 目 的 设 置 。 3.4 系统控制模块 DWT2D 的设计 系 统 控制模 块 DWT2D可通 过 一个状 态 机来完 成其功能 , 该 状 态 机如 图 5 所示。 图 4 一 维 整数小波 变换 的控制状 态 机 Fig. 4 Control state plane of one-dimension integer wavelet transform algorithm 图 5 多 级 二 维 整数小
22、波 变换 控制状 态 机 Fig. 5 Control state plane of multilevel two-dimension integer wavelet transform 4 多级二维整数小波变换的实现结 果 根据前述的 结 构 设计 , 首先 进 行了各模 块 的 VHDL 程序 设计 和 顶层测试 文件 testdwt2d.vhd的 设 计 , 并采用 ModelSim SE 6.0 进 行仿真。 测试 数据是 一幅 6464 的 Lena 图 像 , 图 像的数据已存在文件 testdata.txt上 , 在运行仿真程序 时 testdata 被以文件 的形式 读 到 R
23、AM 中 进 行 变换 。在仿真 结 束后 , 小波 变换 的 结 果被从 RAM 中 读 出来写到文件 DWTResult.txt上。使用 ModelSim SE 6.0 进 行仿真 的部分波形如 图 6 所示 (限于篇幅 , 这 里只 给 出了第 一 级 行 变换 和列 变换 的仿真 结 果 )。 图 6(a)为 第 一 级 行 变 换 仿 真 结 果 , 其 源 数 据 的 起 始 地 址 : 0; 变 换 后 低 频 数 据 的 起 始 地 址 : 4096; 变 换 后 高 频 数 据 的 起 始 地 址 : 4096+64/2=4128。存 放 在 地 址 0, 1, 2, 3,
24、4, 5, 6中 的 测 试 源 数 据 分 别 为 26, 27, 24, 22, 23, 34, 41, 经 过 小 波 变 换 的 理 论 计 算 , 存 放 在 地 址 4128, 4129, 4130,中 的 高 频 数 据 应 为 2, 255/1, 2, 存 放 在 地 址 4096, 4097, 4098,中 的 低 频 数 据 应 为 27, 24, 23,。图 6(a)中 的 实 际 仿 真 结 果 与 理 论 计 算 结 果 完 全 一 致 。同 理 , 经 过 对 图 6(b)及 其 他 仿 真 结 果 进 行 分 析 , 证 明 本 设 计 VHDL 程 序 完 全
25、正 确 。 图 7 是在用 ModelSim SE 6.0 仿真 时对 一幅 6464 的 Lena 头 像所做的分解 实验 。首先将 Lena 原始 图 像的数据存放在 TestData.txt, 在 设 置好分解 的 级 数后 , 运行 ModelSim SE 6.0 对 testDWT2D.vhd 进 行仿真 , 仿真后的 结 果被存放在 DWTResult.txt 上 , 然后将 DWTResult.txt上的数据 变 成 图 像可得 第 7 期 多 级 二 维 整数小波 变换 的 FPGA 实现 研究 33 图 7(b)和 图 7(c)。 选 择 Altera 的 EP2C5T144
26、C6 芯 片 并 用 QUARTUS II 5.1 对 本 设 计 进 行 综 合 , 使 用 了 769 个 逻 辑 单 元 , 353 个 寄 存 器 , 系 统 时 钟 的 最 大 工 作 频 率 可 达 到 146.37 MHz。 (a) 第一级行变换仿真结果 (b) 第一级列变换仿真结果 图 6 多 级 二 维 整数小波 变换 部分仿真 结 果 Fig. 6 Simulation result of multilevel two-dimension integer wavelet transform (a) Lena 原始图像 (b)一级小波分解数据图像 (c)两级小波分解数据图像
27、图 7 Lena 头 像的小波分解数据合成的 图 像 Fig. 7 Wavelet decomposition data synthesis image of Lena head 5 结 论 本文在分析多 级 二 维 (5, 3)整数小波 变换 各种数 据运算本 质 的基 础 上 , 提出了一种基于 参数可配置 和共享一 维 小波 变换 核的 多 级 二 维 (5, 3)整数小波 变 换 的 FPGA 实现结 构 , 并 进 行了 VHDL 的程序 设计 与 验证 。实验结 果表明本 结 构可行、有效、正确 , 并 且易于修改和移植 , 具有良好的 应 用价 值 。 参考文献 : 1 唐 进
28、, 马树 元 , 吴平 东 , 等 . 基于 Internet 的共享 测 控 系 统实 例 J. 仪 器 仪 表学 报 , 2008, 29(6): 1319-1322. TANG J, MA SH Y, WU P D, et al. Example of internet- based sharing measurement and control systemJ. Chinese Journal of Scientific Instrument, 2008, 29(6): 1319-1322. 2 许丽丽 . 基于 Internet 的 远 程 测 量系 统实现 方案研究 J. 电 子
29、测 量与 仪 器学 报 , 2008, 22(2): 52-55. XU L L. Research on solution to internet based measurement systemJ. Journal of Electronic Measurement and Instrument, 2008, 22(2): 52-55. 3 TESSIER R, BURLESON W. Reconfigurable computing for digital signal processing: A surveyJ. Journal of VLSI Signal Processing, 2
30、001, 28: 7-27. 4 白 瑞 林 , 江 吕 锋 , 王 建 . 基 于 FPGA 的 模 糊 自 整 定 PID 控 制 器 的 研 究 J.仪 器 仪 表 学 报 , 2005, 26(8): 833- 837. BAI R L, JIANG L F, Wang J. The Study of Fuzzy Self- tuning PID Controller Based on FPGAJ. Chinese Journal of Scientific Instrument, 2005, 26(8): 833-837. 5 谭 会生 , 张 昌凡 . EDA 技 术 及 应 用
31、(第二版 )M. 西安 : 西安 电 子科技大学出版社 , 2004. TAN H SH, ZHANG CH F. EDA Technology and Application (2nd Edition) M. XIAN: Xidian 34 电 子 测 量 与 仪 器 学 报 2009 年 University Press, 2004. 6 谭 会生 . (5,3)整数小波正 变换 的 FPGA 实现 研究 J. 微 计 算机信息 (嵌入式与 SOC), 2007, 23(20): 176-177, 124. TAN H SH. FPGA Implementation of Integer
32、Wavelet Forward Transform with (5,3) FiltersJ. Microcomputer Information, 2007, 23(20): 176-177,124. 7 GRANGETTO M, MAGLI E, MATINA M, et al. Optimization and implementation of the integer wavelet transform for image codingJIEEE Trans. on Image Processing, 2002, 11(6): 596-604. 8 FERRETTI M, RIZZO D
33、. A parallel architecture for the 2-D discrete wavelet transform with integer lifting schemeJ. Journal of VLSI Signal Processing, 2001, 28: 165-185. 9 PREMKUMAR A B. An efficient VLSI architecture for the computation of 1-D discrete wavelet transformJ. Journal of VLSI Signal Processing 2002, 31: 231
34、-241. 10 TAI P L, LIU C T, WANG J SH. An integrated systolic array design for video compressionJ. Journal of VLSI Signal Processing, 2003, 33: 157-169. 11 LIMQUECO J C, BAYOUMI M A. A VLSI architecture for separable 2-D discrete wavelet transformJ. Journal of VLSI Signal Processing, 1998, 18: 125-14
35、0. 12 MARTINA M, MASERA G, PICCININI G, et al. Novel JPEG 2000 compliant DWT and IWT VLSI implementationJ. Journal of VLSI Signal Processing, 2003, 34: 137-153. 作者简介 : 谭会生 : 男 , 1966 出生 , 计 算机 硕 士 , 湖南工 业 大学副 教授 , 主要研究方向 为 EDA 技 术 、VLSI 数字信号和数字 图 像 处 理、嵌入式系 统 。 E-mail: huisheng21nd Tan Huisheng: male, born in 1966, MS, associate professor in Hunan University of Technology. His research work is EDA Technology, VLSI Digital Signal & Digital Image Processing, Embedded System. 谭 会生
