1、信号完整性与电源完整性的仿真分析与设计 信号完整性是指信号在通过一定距离的传输路径后在特定接收端口相对指定发送 端口信号的还原程度。在讨论信号完整性设计的性能时，如果指定不同的收发参考端 口，就要用不同的指标来描述信号还原程度。通常情况下指定的收发参考端口是发送 芯片输出处及接收芯片输入处的波形可测点，此时，主要使用上升/下降及保持时间等 指标来描述信号还原程度。当指定的参考收发端口是信道编码器输入端及解码器输出端 时，就要用误码率来描述信号还原程度。电源完整性是指系统供电电源在经过一定的 传输网络后在指定器件端口相对该器件对工作电源要求的符合程度。同样，对于同一 系统中的同一个器件，如果指定
2、的端口不同，那么对正常工作的电源要求也不同。通 常情况下指定的器件参考端口是芯片电源及地连接引脚处的可测点，此时该芯片的手 册中应给出该端口处的相应指标，常用的有纹波大小或电压最大偏离范围。 一个典型背板信号传输的系统示意图如图 1 所示。本文中系统一词包含信号传输 所需的所有相关硬件及软件，包括芯片、封装与 PCB 板的物理结构，电源及电源传输 网络，所有相关电路实现以及信号通信所需的协议等。在设计时，需要硬件提供可制作 的支撑及电信号有源/无源互联结构；需要软件提供信号传递的传输协议以及数据内容。 但是，由于这些支撑与互联结构会对电信号的传输呈现出一定的频率选择性衰减，因 此，会对信号及电
3、源的完整性产生影响。同时，在相同的传输环境下，不同传输协议 及不同数据内容的表达方式具有不同的适应能力，因此，需要进一步根据实际的传输 环境来选择或优化可行的传输协议及数据内容表达方式。 图 1 背板信号传输的系统示意图 版图完整性问题、分析与设计 上述背板系统中的硬件支撑及无源互联结构基本上都在一种层叠平板结构上实现。 这种层叠平板结构可以由 3 类元素组成：正片结构、负片结构及通孔。正片结构有时 也被称为信号层，该层上的走线大多为不同逻辑连接的信号线或离散的电源线，在制 版光刻中所有的走线都会以相同图形的方式出现；负片结构有时也被称为平面层(细分 为电源平面层和地平面层)，该层上基本是相同
4、逻辑的一个或少数几个连接(通常是电源 连接或地连接)，用大面积敷铜的方式实现，在光刻工艺中用相反图形来表示；通孔用 来进行不同层之间的物理连接。目前的制造工艺中，芯片、封装以及 PCB 板大多都是 在类似结构上实现的。 版图完整性设计的目标在于为系统提供足够好的信号通路以及电源传递网络。电流 密度分布对于版图完整性设计与分析有着重要的意义，这是因为电流密度可以直观地 显示信号的寄生耦合位置以及强度，从而帮助版图调试者有针对性地采取耦合或解耦 方案。 对于信号完整性来说，首要任务是保证信号通路在一定负载情况下呈现良好的匹 配状况，同时避免寄生耦合改变已设计好的匹配状况。利用电磁场仿真不但可以准确
5、地 计算实际版图结构中信号通路的匹配状况，也可以计算信号通路周围结构带来的寄生 耦合(如果周围是信号线则通常被称为串扰) ，其强度可以直接表示为周围走线或平面上 感应所产生的电流密度，从而有助于优化版图结构。除改变线距外，改变周围其它电 磁回路环境也会导致信号传输及串扰状况的变化。比如，利用层与层之间的屏蔽可以 改善原本放在顶层的走线信号传输或串扰性能。 对于电源完整性来说，增加电源与地之间的容性耦合可以滤除电源中的交流波动。 在实际应用中，往往采取加解耦电容的方法。电流密度的动态显示可以帮助设计者直观 了解到电源网络中产生振荡现象的原因。从而帮助设计者确定加解耦电容的最佳位置。 图 2 中模
6、拟了一种简单的电源传递网络，电源平面和地平面是规整的矩形，这有 助于定性地验证电磁场仿真结果。工作器件与供电电源分别连接在矩形的两个对角上。 假设工作器件对于该供电网络的阻抗为 20。利用电磁场仿真可以观察电流从端口 1 流 入，经过该电源传递网络再从端口 2 流出的损耗状况。 图 2 简单的电源传递网络仿真 仿真中用一个过孔在电源连接处短接电源平面与地平面来模拟接上电源的情况(假 设电源内阻很小可以忽略)。由仿真结果可知此电源传递网络在 1GHz 频段内出现了 3 个主要谐振区域，分别在 200MHz、500MHz 以及 1GHz 附近。谐振区域的存在对于 电源完整性会产生一定的影响：如果工
7、作器件(以典型的 CMOS 器件为例)在谐振频点上 工作，会产生同样频点的电源电流需求，但是，由于存在谐振，从供电电源端到器件 电源输入端就会产生明显的压降，从而使工作器件上实际的工作电压达不到预期值， 导致器件性能恶化，甚至无法正常工作。解决上述问题的常用方法是加解耦电容，使 电源网络的谐振区远离器件的工作频率。通过电流密度分布的显示可以了解振荡原因， 从而采取针对性方法。对上述电源网络来说，可以加一个过孔来模拟解耦电容，并通 过改变过孔的位置来观察谐振模式及谐振点的变化，从而找到放置解耦电容的最佳位 置。 电路完整性设计与分析 从 TTL、GTL 到 HSTL、SSTL 以及 LVDS，目
8、前芯片接口物理标准的演变反映 了集成电路工艺的不断进步，同时也反映了高速信号传输要求的不断提高。从版图完整 性的分析过程可知，只有结合了互联结构两端负载特性的仿真结果才具有实际意义， 而负载特性是由其连接的电路特性所决定的，因此，在完整性设计中，了解这些接口 标准是非常必要的。随着传输速率的不断增加，翻转速率控制电路、驱动负载控制电 路被广泛使用，它们为完整性设计者提供了更多的优化空间。在具体的完整性分析中， 电路设计者需要考虑这些控制的实际实现方式，因为它们会影响到电路的负载特性以 及波形性能。另外，还需考虑芯片上解耦电容的实现。 如图 3 所示的电路仿真图中包括了芯片、封装及 PCB 板信
9、号线互联及电源互联的 等效模型。驱动电路和接收电路采用了 IBIS 模型( 也可以用 SPICE 模型来替代)。利用 该仿真电路，可以观察到一个虚拟系统工作时任一点的信号波形或电源波动状况。信 号完整性通常关心的是时钟信号的抖动以及信号波形的上升/下降/保持时间。将电路进 行瞬态仿真后利用 ADS2005A 中内含的眼图工具可自动统计出各抖动分量的值。 电源完整性通常关心的是工作器件所承受的实际电源电压波动，即图 3 中的 Vchip。在实际分析中，系统集成设计的验证者无法测到芯片内部的电源端口，所以无 法观测到芯片端口的电源波动和地弹噪声，只能发现封装外引脚处测得的电源与地是 相当稳定的。但
10、是，最终决定器件正常工作的电源应该是定义在芯片端口的，封装端 口的测量结果并不能反映出此时的电源完整性状况。因此，需要芯片厂商提供封装模 型用来对芯片端口处的电源波动及地弹噪声进行仿真。 图 3 简化电路完整性仿真示意图 针对上述例子，进一步分别考虑在芯片内部、封装内部以及 PCB 板加解耦电容， 如图 4 所示。用分别扫描解耦电容值的仿真方法来观察解耦电容对电源完整性的影响。 图 4 仿真解耦电容效用的简化原理图 仿真结果表明，加在 PCB 板上以及封装内的解耦电容并没有明显的作用，在芯片 电路设计时增大 I/O 端口处的电容是最有效的方法。另外，还可以观察到信号完整性 与电源完整性的关联性
11、，改变不同解耦电容值后，不仅影响电源波动及地弹噪声状况， 信号波形也发生了变化。对于对控制信号通路抖动要求较高的设计来说，还需要同时 考虑电源完整性对抖动的影响。 系统完整性设计与分析 系统完整性设计与分析的必要性可以用一个简单的例子来说明。图 2 中的简单电 源传递网络的仿真结果显示，并不是在所有的频点上都呈现出高阻抗。此时电源完整 性与激励信号的频谱直接相关，如果在进行系统测试时的激励信号避开 3 个谐振区， 就不会呈现出高阻抗特性。因此，确定激励信号的频谱分布是分析与设计的前提。而 激励信号的频谱分布根本上是由其数据内容所决定的，最终将归结于协议的设计。 另一个更加实际的例子是目前电脑硬
12、件接口由并行总线到串行总线的发展趋势，如 从 PCI-X 到 PCI-E 以及从 ATA 到 SATA 等。其中采用的信源及信道编码技术，如时 钟扩频、预加重技术等可以改善信号在特定环境中的传输性能。 结合信号完整性与电源完整性的定义，对参考端口的选取需要满足可测性原则， 这对于工程实现或调试有着直接的意义。但对于设计链中不同位置上的设计者，可测 性的含义并不相同。对于芯片设计者来说，芯片之间的互联结构可以设计特定测试芯 片然后利用探针台进行测试；但对于板级设计者来说，无法对手中的成品芯片甚至封 装中的互联结构特性进行测试。当信号完整性的参考端口是定义在信道解码器输出处 时，误码率的测试是非常
13、重要的。比如，对扩频时钟的分析，只有在相关解调器的输 出处才能比较信号传输的质量，测量将会用到误码仪，而在无法测试的环境下只能依 赖于误码率仿真等方法。 上述的几种情况都要求在仿真分析中能够集成考虑协议算法、电路结构以及互联 结构的影响，目前的仿真工具已经可以满足该需求。在针对已有系统的分析中，由于 系统完整性分析所包含的因素非常多，再加上协议建模需要相当大的工作量，因此， 比较实用的方法是直接测量协议码流(利用逻辑分析仪等仪器)，并将之转入到仿真平台 中作为电路的激励。这种方法可以准确再现故障时的系统应用场景，有助于现场调试 故障系统。解决方案如图 5 所示。 图 5 结合测试建模的分析流程
14、 该分析流程同样也可以用在设计流程中，用测试的方法直接获取待分析接口的协 议数据，用于电路设计与版图设计的前期验证，但是，在硬件尚未实现时，将会用规 范或之前的经验值来与仿真结果比较。 结语 信号完整性与电源完整性系统分析与设计的根本需求来自于数据传输速率的快速 增加，从而使得以前微秒(vs)量级的边沿或保持时间减少到纳秒(ns)甚至皮秒(ps)。如 此高的带宽需求使得仅考虑版图级的解决方案已经很难满足系统正常工作的需求。另 外，集成电路的工艺发展使得集成度大大提高，芯片上电流密度的急速增加使这个问 题更加严重。由此有必要从整个系统设计开始就考虑信号完整性与电源完整性的问题。 相应地，系统化仿真对于仿真工具也提出了新的挑战，完整的仿真流程、方便的 操作手段以及与测量的紧密结合才能够快速有效地解决完整性问题。
