1、*4 组合逻辑电路 193 *多选题 3A1311-18805 1. 用门电路进行组合逻辑电路设计可能进行的步骤有( )。 A列真值表和写出逻辑函数式 B逻辑函数化简与转换 C画出状态转换图 D画出逻辑图 1. ABD 2. 用中规模集成电路进行组合逻辑电路设计主要有( )。 A电路功能全选用 B电路功能部分选用 C电路功能扩展使用 D电路功能改动使用 2. ABCD 3. 组合逻辑电路在电路结构上的特点是( )。 A只含有门电路 B不含反馈电路 C可以有触发器 D不含存储单元 3. ABD 4. 下列电路中，属于组合逻辑电路的有( )。 A触发器 B编码器 C数据选择器 D寄存器 4. BC
2、 5. 下列电路中，不属于组合逻辑电路的有( )。 A全加器 B计数器 C数据选择器 D寄存器 5. BD 6. 对用门电路组成的组合电路进行分析可能进行的步骤有( )。 A从输入出发逐级写出各门电路的输出表达式直至写出逻辑函数的表达 式 B对各输出函数表达式进行化简与转换 C列出各逻辑函数的真值表 D从真值表分析出相应的逻辑功能 6. ABCD 7. 要设计一个两位二进制数值比较器可能的方案有( )。 A用门电路来实现 B改用模拟电路 C用四位二进制数值比较器改接 D用其它中规模集成电路如译码器改接 7. ACD 8. 对一个 3 线-8 线译码器正确的叙述是( )。 A它有 3 个主要输入
3、端 B它有 8 个主要输入端 C它是二进制译码器 D同一时间只有一个输出端是有效的 8. ACD 9. 对一个全加器正确的叙述是( )。 A三个输入端任意交换不影响电路的功能 B不作任何改动就可当作全减器使用 C对低位进位端接 0 就变成了半加器 D两个输出端可以交换 9. AC 10. 组合逻辑电路的特点有( )。 A具有“记忆”功能 B任何时刻的输出，仅与当时的输入状态组合有关，与电路过去的状态 无关 C任何时刻的输出，与当时的输入状态组合及电路过去的状态有关 D不具有“记忆”功能 10. BD 11. 消除竞争-冒险现象的方法有: ( )等方法。 A接入滤波电容 B引入封锁脉冲 C引入选
4、通脉冲 D修改逻辑设计 11. ABCD 单选题 102 3A2383-18816 1. 在二进制译码器中，若输入有 4 位代码，则输出有( )信号。 A2 个 B4 个 C8 个 D16 个 1. D 2. 用高电平为输出有效的译码器实现组合逻辑电路时，还需要( )。 A与非门 B或非门 C与门 D或门 2. D 3. 用低电平为输出有效的译码器实现组合逻辑电路时，还需要( )。 A与非门 B或非门 C与门 D或门 3. A 4. 在下列电路中，只有( )属于组合逻辑电路。 A触发器 B计数器 C数据选择器 D寄存器 4. C 5. 在组合逻辑电路的常用设计方法中，可以用( )来表示逻辑抽象
5、的结果。 A真值表 B状态表 C状态图 D特性方程 5. A 6. 组合逻辑电路的竞争冒险是由于( )引起的。 A电路不是最简 B电路有多个输出 C电路中存在延迟 D电路使用不同的门电路 6. C 7. 能实现从多个输入端中选出一路作为输出的电路称为( )。 A触发器 B计数器 C数据选择器 D译码器 7. C 8. 能完成两个 1 位二进制数相加并考虑到低位来的进位的器件称为( )。 A编码器 B译码器 C全加器 D半加器 8. C 9. 只考虑本位数而不考虑低位来的进位的加法称为( )。 A全加 B半加 C全减 D半减 9. B 10. 用来判断电路全部输入中“1”的个数奇偶性的电路称为(
6、 )。 A触发器 B计数器 C数据选择器 D奇偶校验器 10. D 11. 用代码代表特定信号或者将代码赋予特定含义的过程称为( )。 A译码 B编码 C数据选择 D奇偶校验 11. B 12. 把代码的特定含义翻译出来的过程称为( )。 A译码 B编码 C数据选择 D奇偶校验 12. A 13. 如需要判断两个二进制数的大小或相等，可以使用( )电路。 A译码器 B编码器 C数据选择器 D数据比较器 13. D 14. 半导体数码管的每个显示线段都是由( )构成的。 A灯丝 B发光二极管 C发光三极管 D熔丝 14. B 15. 在各种显示器件中，( )的功耗是最小的。 A荧光数码管 B半导
7、体数码管 C液晶显示器 D辉光数码管 15. C 16. 下列电路中属于组合逻辑电路的有( )。 A全加器 BJK 触发器 C寄存器 D计数器 16. A 17. 下列电路中属于组合逻辑电路的有( )。 AJK 触发器 B译码器 C寄存器 D计数器 17. B 18. 从结构看，组合逻辑电路由门电路构成，不含( )，也不含反馈电路，信号 从输入开始单向传输到输出。 A记忆电路 B脉冲电路 C电容 D电感 18. A 19. 从结构看，组合逻辑电路由门电路构成，不含记忆电路，也不含( )，信号 从输入开始单向传输到输出。 A脉冲电路 B反馈电路 C触发器 D三态门 19. B 20. 组合逻辑电
8、路是指任何时刻电路的输出由当时的( )决定。 A输出 B输入和输出共同 C输入 D状态 20. C 21. 用文字、符号或者数码表示特定对象的过程，叫做( )。 A译码 B输入 C输出 D编码 21. D 22. 将十进制数的十个数字编成二进制代码的过程叫( )。 A二进制编码 B奇偶校验编码 C莫尔斯编码 D二十进制编码(或 BCD 编码) 22. D 23. 在几个信号同时输入时，只对优先级别最高的进行编码叫( )。 A优先编码 BASCII 编码 C贝尔编码 D莫尔斯编码 23. A 24. 把代码的特定含义翻译出来的过程叫( )。 A编码 B全译码 C译码 D莫尔斯译码 24. C 2
9、5. 把代码的特定含义翻译出来的过程叫译码；n 位二进制译码器工作时只有( )个 输出有效。 An-1 B2 的 n 次方 Cn D1 25. D 26. 两个 1 位二进制数相加叫做( )。 A半加 B全加 C超前进位相加 D逐位相加 26. A 27. 两个同位的加数以及来自低位的进位三者相加叫做( )。 A半加 B全加 C逐位相加 D超前进位相加 27. B 28. 从若干输入数据中选择一路作为输出的电路叫( )。 A数据分配器 B编码器 C数据选择器 D译码器 28. C 29. 当输入信号改变状态时，输出端可能出现过渡干扰脉冲的现象叫( )。 A错码 B校验错 C竞争 D竞争冒险 2
10、9. D 30. 当有两个输入信号同时改变状态的现象叫( )。 A错码 B校验错 C竞争 D竞争冒险 30. C 31. 异或逻辑门完成的运算也称为( )。 A模 2 加 B与或 C与非 D或非 31. A 32. 将 5 个“1”异或起来得到的结果为( )。 A不定 B1 C D11111 32. B 33. 将 4 个 1 异或的结果是( )。 A不定 B1 C D1111 33. C 34. 如果 A 和 B 异或的结果是 C，则 A 和 C 异或的结果为( )。 AA BB CC D1 34. B 35. 如果 A 和 B 异或的结果是 C，则 B 和 C 异或的结果为( )。 AA
11、BB CC D1 35. A 36. 一个二进制编码器若需要对 12 个输入信号进行编码，则要采用 ( )位二进 制代码。 A5 B12 C3 D4 36. D 37. 5 变量输入译码器，其译码输出信号最多可有( )个。 A32 B5 C31 D10 37. A 38. 输出高电平有效的 4 线16 线译码器的输入,ABCD=1010 时，输出 Y15Y0=( )。 A0000000000100000 B0000010000000000 C0000000000001010 D1010000000000000 38. B 39. 全加器与半器的区别是( )。 A全加器、半加器都要考虑低位来的进
12、位 B半加器要考虑低位来的进位，全加器则不需要考虑 C全加器、半加器都不用考虑低位来的进位 D全加器要考虑低位来的进位，半加器则不需要考虑 39. D 40. 对于高电平是输出有效电平的译码器，每个输出都是对应输入( )。 A最小项的非 B最大项 C最小项 D最大项的非 40. C 41. 用高电平是输出有效电平的译码器实现组合逻辑电路时，还需要增加( )。 A与门 B或非门 C与非门 D或门 41. D 42. 对于低电平是输出有效电平的译码器，每个输出都是( )。 A对应的最小项 B对应的最大项 C对应最小项的非 D对应最大项的非 42. C 43. 用低电平是输出有效电平的译码器实现组合
13、逻辑电路时，还需要增加( )。 A非门 B与门 C或非门 D与非门 43. D 44. 当输入变量中“1”的个数为奇数时，奇校验器的输出为( )。 A1 B C10 D不定 44. A 45. 当输入变量中“1”的个数为偶数时，奇校验器的输出为( )。 A1 B C不定 D01 45. B 46. 能将二进制代码转变成原来的含义的电路称为( )。 A译码器 B编码器 C数据选择器 D数据分配器 46. A 47. 优先编码器同时有两个输入信号时，是对( )的输入信号编码。 A高电平 B低电平 C优先级别高 D随机选中 47. C 48. 24 线译码器有( )。 A2 条输入线，4 条输出线
14、B4 条输入线，2 条输出线 C4 条输入线，8 条输出线 D8 条输入线，2 条输出线 48. A 49. 以下有关组合逻辑电路的特点，错误的是( )。 A电路中没有记忆单元 B结构上只能由门电路组成 C即存在输入到输出的通路又有从输出到输入的反馈回路 D在任何时刻的输出状态只取决于这一时刻的输入状态，而与电路的原 来状态无关 49. C 50. 为了提高运行速度，通常采用( )。 A串行进位加法器 B并行进位加法器 C串行并行进位加法器 D超前进位加法器 50. D 51. 以下哪一些不是液晶显示器的特点( )。 A响应速度快 B显示不够清晰 C功耗极小 D 工作电压低 51. A 52.
15、 能将输入信号转变成二进制代码的电路称为( )。 A数据选择器 B译码器 C编码器 D 数据分配器 52. C 53. 普通编码器同时有两个输入信号时，将( )。 A对高电平信号编码 B对低电平信号编码 C随机选取一个信号编码 D出现编码错误 53. D 54. 2-4 线译码器有( )。 A2 条输入线,4 条输出线 B 4 条输入线,2 条输出线 C4 条输入线,8 条输出线 D 8 条输入线,2 条输出线 54. A 55. 半导体数码显示器的特点是( )。 A工作电压较高 B工作电流大 C亮度低 D工作可靠性差 55. B 56. 发光二极管可以简称为( )。 ALCD BLED CE
16、LD DCLD 56. B 57. 消除竞争冒险的方法，不正确的是( )。 A选通法 B增加冗余项法 C加电阻法 D 滤波法 57. C 58. 竞争冒险的判断方法是( )。 A几何法 B时序法 C函数法 D 卡诺图 法 58. D 59. 74LS152 属于的是( )。 A16 选 1 数据选择器 B单 4 选 1 数据选择器 C双 4 选 1 数据选择器 D8 选 1 数据选择器 59. D 60. 产生竞争冒险现象的原因是由于( )。 A管子过热 B外界干扰 C温度 D信号在传输过程中的延迟 60. D 61. 在组合逻辑电路上，设置附加的控制，不可以( )。 A控制电路的工作状态 B
17、作为输入信号的选通信号 C作为输出信号的选通信号 D实现器件的扩展 61. B 62. 对于一个 16 选 1 的数据选择器，应有( )个地址输入端。 A1 B4 C8 D 16 62. B 63. 74LS151 属于( )数据选择器。 A2 选 1 B4 选 1 C8 选 1 D 16 选 1 63. C 64. 以下有关组合逻辑电路的特点，叙述不正确的是( )。 A有从输入到输出的通路 B有从输出到输入的反馈回路 C电路中没有记忆单元 D在结构上只能由门电路组成 64. B 65. 当变量 A，B，C 取值为 000 和 111 时,输出 Y 为 1,其他均为 0. 因此它是一 种能够判
18、断( )。 A输入信号是否一致 B输出信号是否一致 C输入信号是否为 0 D输出信号是否为 0 65. A 66. 用两片 74LS85 级联可组成( )位的数值比较器。 A4 B8 C16 D 32 66. B 67. 编码器的输出为( )。 A二进制代码 B十进制代码 CASCII 码 D任意进 制代码 67. A 68. 将 09 十个十进制数转换为二进制代码的电路，叫( )编码器。 A4 线2 线 B2 线4 线 C10 线4 线 D4 线 10 线 68. C 69. 将 4 位 BCD 码的十组代码翻译成 09 十个对应的输出信号的电路 ,称为( ) 译码器。 A2 线4 线 B4
19、 线2 线 C10 线4 线 D4 线 10 线 69. D 70. 对一个 8 选 1 的数据选择器，应有( )个地址输入端。 A1 B2 C3 D8 70. C 71. CT74LS138 是( )。 A数据选择器 B数据分配器 C编码器 D 译码器 71. D 72. CT74LS247 是( )。 A编码器 B译码器 C液晶显示器 D 七段显 示译码器 72. D 73. 数据选择器，又称为( )。 A开关选择器 B多路选择开关 C双路选择开关 D 数字过 滤器 73. B 74. 组合电路的分析是指( )。 A已知逻辑图，求解逻辑表达式的过程 B已知真值表，求解逻辑 功能的过程 C已
20、知逻辑图，求解逻辑功能的过程 D已知真值表，求解逻辑表达 式的过程 74. C 75. 组合逻辑电路的设计是指( )。 A 已知逻辑要求，求解逻辑表达式并画逻辑图的过程 B已知逻辑要求，列真值表的过程 C已知逻辑要求，求解逻辑功能 的过程 D已知逻辑要求，求解逻辑表达式 75. A 76. 二进制编码器是指( )。 A 能够将若干个输入信号转换成其他的输出信号 B 能够将某个控制信息转换成给定的二进制数 C 能够将某个控制信息转换成给定的十进制数 D 能够将 2 的 N 次方个输入信号变成 N 位二进制代码 76. D 77. 二-十进制编码器是指( )。 A 将二进制代码转换成 09 个数字
21、 B将 09 个数字转换成二进制 代码的电路 C二进制和十进制电路 D十进制电路 77. B 78. 二进制译码器是指( )。 A 将二进制代码转换成 2 的 N 次方个控制信息中特定的一个 B 将某个特定的控制信息转换成二进制数 C 将二进制代码转换成 09 个数字 D 具有以上三种功能 78. A 79. 半加器是指( )。 A两个同位的二进制数相加 B两个二进制数相加 C两个同位的十进制数相加 D两个同位的二进制数和来自低位的 进位三者相加 79. A 80. 全加器是指( )。 A两个同位的二进制数相加 B两个同位的十进制数相加 C不带进位两个同位的二进制数相加 D两个同位的二进制数和
22、来自低位的 进位三者相加 80. D 81. 组合电路的竞争冒险是指( )。 A 输入信号有干扰时，在输出端产生了干扰脉冲 B 输入信号改变状态时，输出端可能产生的虚假信号 C 输入信号不变时，输出端可能产生的虚假信号 D 输入信号有干扰时，在输入端产生了干扰脉冲 81. B 82. 下列( )方法可以消除组合电路的竞争冒险现象。 A输入状态不变 B加精密的电源 C加电感 D 接滤 波电容 82. D 83. 常用的中规模集成电路构成的组合逻辑部件没有( )。 A加法器 B译码器 C数据发生器 D 数据比较器 83. C 3B2319-18899 1. 用二进制代码表示有关对象的过程叫二进制编
23、码；n 位二进制编码器有( )个输 入，有 n 个输出。 An1 B2 n Cn D2n 18942. B 2. n 位编码器有 2n 个输入，有 n 个输出；这样的编码过程叫( )。 A二进制编码 B二十进制编码 CBCD 编码 D奇偶校验编码 18943. A 3. 用二进制代码表示有关对象的过程叫二进制编码；n 位二进制编码器有 2n 个输 入，有( )个输出。 A2n B2 n Cn Dn1 18944. C 4. 把代码的特定含义翻译出来的过程叫译码；n 位二进制译码器最多可有( )个输 出。 A2n B2 n Cn1 Dn+1 18945. B 5. 输出低电平有效的二十进制译码器
24、的输入 8421BCD 码为 0110 时，其输出 9 0 为( )。 A0001000000 B0110000000 C1110111111 D0000000110 18946. C 6. 下面逻辑电路的逻辑功能是( )。 A表决不通过，少数为 1 时值为 1 B奇校验，三个变量中有奇数个 1 时值为 1 C表决，多数为 1 时值为 1 D偶校验，三个变量中有偶数个 1 时值为 1 18947. B 7. 下面逻辑电路所示的逻辑函数为 Y=( )。 AA B C B C DA+B+C 18948. A 8. 题图所示逻辑电路对应的功能是( )。 A偶校验器 B表决电路 C全加器,Y1 是本位
25、和,Y2 是本位进位 D大小比较器 18949. C 9. 下面逻辑电路所示的逻辑函数为 Y1、Y2 分别为( )。 A , AB+BC+AC BABC，A B C CA+B+C，AB+BC+AC DA B C, AB+BC+AC YBA=1CYBA=1CY 2BA1COY1OY2BA1CO1O 18950. D 10. 图示逻辑电路的功能是( )。 A二位同比较器,当 A1A0=B1B0 时 Y 为 1 B二位大于比较器,当 A1A0B1 B0 时 Y 为 1 C二位不同比较器,当 A1A0B1B0 时 Y 为 1 D二位小于比较器,当 A1A0B1B0 时 Y 为 1 C二位不同比较器,当
26、 A1A0B1B0 时 Y 为 1 D二位小于比较器,当 A1A0B1B0 时 Y 为 1 18953. C 13. 下面逻辑电路所示的逻辑函数为 Y=( )。 A(A 1+B1) (A0+B0) B(A 1 B1)+(A0 B0) CA 1B1+A0B0 DA 1 B1 A0 B0 18954. B 14. 右图所示逻辑电路对应的逻辑函数为 Y=( )。 A B BA B CA DA B 18955. C 15. 右图所示逻辑电路的逻辑功能是( )。 A当 A 与 B 相同时 Y 为 1 B一位小于比较器，当 A 小于 B 时 Y 为 1 C当 A 与 B 不同时 Y 为 1 D一位大于比较
27、器，当 A 大于 B 时 Y 为 1 18956. D 16. 题图所示逻辑电路对应的逻辑函数为 Y=( )。 A B YB1A&0=YB1A&0=YB 1A10=YB1A10=YBA&1 YBA&1YB&1 BA CA B DA B 18957. A 17. 下面逻辑电路对应的逻辑函数的功能是( )。 A当 A 大于 B 时 Y 为 1 B当 A 小于 B 时 Y 为 1 C当 A 与 B 不同时 Y 为 1 D当 A 与 B 相同时 Y 为 1 18958. B 18. 为了使 74LS138 3-8 译码器 6 端输出为低电平，输入端 A2A1A0 应置( )。 A011 B110 C1
28、11 D000 18959. B 19. 试确定图示电路的输出逻辑状态。H 和 Z 的输出分别为( )。 A1 和 1 B0 和 1 C1 和 0 D0 和 0 18960. C 判断题 45 3A3339-18918 1. 编码器是将有特定意义的输入数字信号，编成若干位二进制代码的组合逻辑 电路。 1. A 2. 编码器是将十进制数转换成二进制代码的组合逻辑电路。 2. B 3. 全加器是同时考虑低位的进位的一位加法器。 3. A 4. 全加器是能进行多位二进制运算的加法器。 4. B 5. 组合逻辑电路是其输出只和当时的输入有关而和电路过去的状态无关的数字 电路。 5. A 6. 组合逻辑
29、电路的特点是不含存储元件和反馈控制电路。 6. A 7. 组合逻辑电路是能处理数字信号的电子电路。 YBA&1=1=1HZA1 7. B 8. 数据选择器是从多个输入中选择一路作为输出的控制电路，也称多路开关。 8. A 9. 数据选择器是将一路输入信号输出到多路输出中的一路的控制电路。 9. B 10. 全加器是只能进行两个一位二进制数加法的组合逻辑电路。 10. B 11. 组合逻辑电路由门电路构成，不含记忆电路，也不含反馈电路。 11. A 12. 组合逻辑电路是指任何时刻电路的输出仅由当时的输入决定。 12. A 13. n 位二进制编码器有 2 的 n 次方个输入，有 n 个输出。
30、13. A 14. 将十进制数的十个数字编成二进制代码的过程叫 BCD 编码。 14. A 15. 在几个信号同时输入时，只对优先级别最高的进行编码叫优先编码。 15. A 16. 从若干输入数据中选择一路作为输出的电路叫数据选择器。 16. A 17. 将 1999 个“1”异或起来得到的结果为 1。 17. A 18. 一个二进制编码器若需要对 12 个输入信号进行编码，则要采用 4 位二进制 代码。 18. A 19. 5 变量输入译码器，其译码输出信号最多应有 32 个。 19. A 20. 全加器要考虑低位来的进位，半加器则不需要考虑。 20. A 21. 当输入变量中“1”的个数为
31、奇数时，奇校验器的输出为 1。 21. A 22. 组合逻辑电路由门电路和记忆电路组成。 22. B 23. 组合逻辑电路是指任何时刻电路的输出不仅由当时的输入决定, 还与电路原 来的状态有关。 23. B 24. n 位二进制编码器有 n 个输入，有 2 的 n 次方个输出。 24. B 25. 将十进制数的十个数字编成二进制代码的过程叫十进制编码。 25. B 26. 在几个信号同时输入时，普通编码器将会出现编码错误。 26. A 27. 将数据输出到多路中的一路的电路叫数据选择器。 27. B 28. 将 8 个“1”异或起来得到的结果为 1。 28. B 29. 一个二进制编码器若需要
32、对 4 个输入信号进行编码，则要采用 4 位二进制 代码。 29. B 30. 3 变量输入译码器，其译码输出信号最多应有 6 个。 30. B 31. 半加器要考虑低位来的进位，全加器则不需要考虑。 31. B 32. 当输入变量中“1”的个数为奇数时，奇校验器的输出为 0。 32. B 33. 竞争-冒险是门电路中两个输入信号同时向相反的逻辑电平跳变而在电路输 出端可能产生尖峰脉冲的现象。 33. A 34. 竞争-冒险是门电路中两个输入信号同时向相反的逻辑电平跳变而在电路输 出端产生尖峰脉冲的现象。 34. B 35. 集成的 8-3 线优先编码器 74LS148 输出是低电平有效，每个
33、输出对应输 入变量的一个最小项。 35. B 36. 集成的 3-8 线译码器 74LS138 输出是低电平有效，每个输出对应输入变 量的一个最小项。 36. A 37. 集成的 3-8 线译码器 74LS138 输出是低电平有效，8 个输出是 3 变量的全 部最小项。 37. B 38. 集成的双 4-1 线数据选择器 74LS153 输出是高电平有效，不用作任何改 动就可作为 8-1 线数据选择。 38. B 39. 集成的双 4-1 线数据选择器 74LS153 有两个片选控制端, 它们分别用来控 制对应的一个数据选择器工作。 39. A 3B336-18957 1. 逻辑电路如图所示,
34、当 A=0，B=1 时，Y=1。 YBA1&=1 19000. B 2. 集成的 8-3 线优先编码器 74LS148 中的片选控制端 为低电平时允许进行编码。 19001. A 3. 集成的 8-3 线优先编码器 74LS148 中的 s 是无信号扩展控制端, 当本片无有效 输入信号时它输出 0。 19002. A 4. 集成的 8-3 线优先编码器 74LS148 中的 EX 是有信号扩展输出端, 当本片有有效 输入信号时它输出有效信号 0, 因此它可用作扩展后的低位输出。 19003. B 5. 集成的 3-8 线译码器 74LS138 有 3 个片选控制端 S1、 2、 3，它们的取值
35、组合 不为 100 时使电路工作。 19004. B 6. 集成的 3-8 线译码器 74LS138 有 3 个片选控制端 S1、 2、 3，扩展使用时可 分别担当信号输入端或继续担当扩展后片选端。 19005. A 填空题 24 3A5321-18963 1. 从结构看，组合逻辑电路由门电路构成，不含记忆电路，也不含_支路， 信号从输入开始单向传输到输出。 1. 反馈 2. 组合逻辑电路是指任何时刻电路的输出仅由当时的_决定。 2. 输入 3. 用文字、符号或者数码表示特定对象的过程，叫做_。 3. 编码 4. 用二进制代码表示有关对象的过程叫_。 4. 二进制编码 5. 将十进制数的十个数
36、字编成_进制代码的过程叫二-十进制编码或 BCD 编 码。 5. 二,2 6. 在几个信号同时输入时，只对优先级别最高的进行编码叫_。 6. 优先编码 7. 把代码的特定含义翻译出来的过程叫_。 7. 译码 8. 两个同位的数和来自低位的进位三者相加叫做_。 8. 全加 9. 从若干输入数据中选择一路作为输出的电路叫_。 9. 数据选择器 10. 当输入信号改变状态时，输出端可能出现虚假过渡干扰脉冲的现象叫 _。 10. 竞争-冒险 11. 异或逻辑门完成的运算也称为_。 11. 模 2 加 12. 将 789 个“1”异或起来得到的结果为_。 12. 1 13. 一个二进制编码器若需要对 1
37、2 个输入信号进行编码，则要采用_位二进 制代码。 13. 4 14. 5 变量输入译码器，其译码输出信号最多应有_个。 14. 32 15. 输出高电平有效的 3 线8 线译码器的输入,ABC=101 时，输出 Y7Y0 中 只有_值为 1。 15. Y5,y5 16. 除考虑两个加数外还要考虑来自低位的进位的一位加法器叫_。 16. 全加器 17. 对于输出有效电平是高电平的译码器，每个输出都是对应输入的最小项。 若以这种类型的译码器实现组合逻辑电路时，还需要增加_。 17. 或门 18. 对于输出有效电平是_电平的译码器，每个输出都是对应输入最小项的 非。若以这种类型的译码器实现组合逻辑
38、电路时，还需要增加与非门。 18. 低 19. 当输入变量中“1”的个数为奇数时，奇校验器的输出为_。 19. 1 20. 电路中不包含存储(记忆)单元也不含有反馈支路是_的特点。 20. 组合逻辑电路 21. 消除竞争-冒险现象的方法有:引入封锁脉冲、引入选通脉冲、修改逻辑设计 和_等方法。 21. 接入滤波电容 3B533-18984 1. 输出低电平有效的二十进制译码器的输入 8421BCD 码为 0110 时，其输出 9 0_。 19027. 1110111111 2. 试确定图示电路的输出逻辑状态。H 的值为_ 。 =1=1HA 19028. 1 3. 试确定图示电路的输出逻辑状态。Z 的值为_ 。 =1 ZA 19029. 0
