1、硅 NPN 平面晶体管工艺参数设计及管芯制 造 开题报告 学院：物理科学与技术学院 专业：微电子学 年级：07 级本科 姓名 学号：赵志文 0742024055 王俊 0742024023 李彬 07420240 常鹏英 07420240 论文题目：硅 NPN 平面晶体管工艺参数设计及管芯制造 一 课题研究的背景 1947 年发明了晶体管，有了最简单的点接触电晶体和接面型晶体管。五十年代初期 才开始出现市售的晶体管产品。在 1959 年世界上第一块集成电路问世，由于当时工艺手段 的缺乏，例如采用化学方法选择的腐蚀台面、蒸发时采用金属掩模板来形成引线，使得线 宽限制在 100um 左右，集成度很
2、低。在 1961 年出现了硅平面工艺后，利用氧化、扩散、光 刻、外延、蒸发等平面工艺，在一块硅片上集成多个组件，因而诞生了平面型集成电路。 六十年代初，实现了平面集成电路的商品化，这时的集成电路是由二极管、三极管和电阻 互连所组成的简单逻辑门电路。随后在 1964 年出现 MOS 集成电路，从此双极型和 MOS 型集 成电路并行发展，集成电路也由最初的小规模集成电路发展到中规模集成、大规模集成甚 至于超大规模集成电路 二 课题研究的目的和意义 本文主要是对 NPN 晶体管的设计，通过对晶体管放大倍数，击穿电压的取值设置，确定所 制造的晶体管的基区、发射区和集电区的掺杂浓度以及结深的大小。再通过
3、结深来确定实 验时扩散的时间等具体操作参数，从而进行实验。通过实验，更加深入理解晶体管结构， 理解发射区和基区浓度对放大倍数的影响，基电区浓度和反向击穿电压的关系。 三 课题研究的内容和方法 1，实验目标：制作纵向 NPN 晶体管，选择 P 型衬底，晶体管放大倍数为 10-100 倍,击 穿电压 为 60-80 VCBO 2，实验原理 （一） ，NPN 晶体管纵向结构示意图 (二)，设计原则 发射区 重掺杂减小基极电流和发射区串联电阻 对于 npn 管发射区用 As 掺杂 金属硅化物作为发射极 集电区 外集电区设计：减小面积，掺杂浓度低，减小寄生电容 子集电区设计：高掺杂，以减小集电区电阻 正
4、集电区设计，优化考虑晶体管的放大特性和雪崩倍增效应，从而达到所需要的晶体 管。 【1】 基区 外基区重掺杂来降低外基区相关的电容电阻尽管小 外基区不能扩散入本征基区 外基区对 E-B 结，B-C 结反向击穿电压的影响应降到最低 （三） ，版图设计 （三）掺杂浓度对各种参数的影响 根据公式 【1】 200BienEpWiDNLdx 小电流情况下： 20ieBnEpBLDN 其中假设认为是深发射区， =0.1umW 图 1 少子迁移率与掺杂浓度之间的关系曲线 【2】 由上图可知在我们所选定浓度下有： 1.8/nBEnBED 图 2 少子扩散长度与掺杂浓度之间关系 【1】 由图 2 可知，在所选掺杂
5、浓度和基区宽度 41.0LpBEW 图 3 能带宽度变化随浓度之间关系 【1】 由图 3 可知，室温时，在选定的浓度和基区宽度情况下 0.24/)exp(n2 kTEgBiEieB 由以上数据可得 放大倍数 .681450.7120 由此可见，理论上该掺杂浓度和基区宽度的选择满足设计要求，放大倍数在 60-100 倍之内。 反向击穿电压： （ 近似取 10V）CBOptEBOVV 而有 【3】22)(Cspt WNq 取反向击穿电压为 60V 代入数据可得： =8.53 1703cm 四 参考文献 【1】 陈星弼 张庆中 编著 晶体管原理与设计 （第二版）电子工业出版社 【2】 YUAN TAUR TAK H.NING 著 FUNDEMENTALS OF MODERN VLSI DEVICES 【3】 刘恩科，朱秉升，罗晋升编著。半导体物理学（第七版）
