1、精品文档就在这里-各类专业好文档，值得你下载，教育，管理，论文，制度，方案手册，应有尽有- 制卷人签名： 制卷日期： 审核人签名： 审核日期： 装 订线 湘潭大学201 1 年 下 学期2010级 计算机组成原理课程考试试卷（A1卷） 适用年级专业 10级计算机科学技术、 网络工程 考试方式 闭卷 考试时间 120 分钟学院 专业 班级 学号 姓名 题号一二三四五六七八总分阅卷教师得分得分一、选择题（每小题 2 分，共 20分）下列各题中，每题有4个选项，请基于课程内容将最适合的选项的代号（A、B、C或D）填于题干的括号内 1. 在“半导体静态存储器”实验中，设电路当前处在“自动”的“单地址”
2、读写状态，若要以“连续”方式启动该电路执行“写”操作，则正确的操作是：（ ）。A. 设K5K4 = 00并按“A1” B. 设K5K4 = 01并按“A1” C. 设K5K4 = 10并按“A1” D. 设K5K4 = 11并按“A1” 2. 在“半导体静态存储器”实验中， 要读/写的存储器单元的地址保存在“地址计数器”PC中，PC用74LS161实现。要将PC内容送入MAR，需要的控制信号是（ ）。APC BUS = 0、Load MAR = 正脉冲 B. PC BUS = 1、Load MAR =正脉冲C. PC BUS = 0、Load MAR = 高电位 D. PC BUS = 1、L
3、oad MAR = 高电位3. 在“数据通路与运算器”实验中，在电路的“自动”方式下，设IR = 100101，源操作数已分别存入寄存器SA和SB，要执行“连续加”运算，开关K2K1K0 的正确设置应是（ ）。 A. K2K1K0 = 100 B. K2K1K0 = 000 C. K2K1K0 = 111 D. K2K1K0 = 1104. 在“数据通路与运算器”实验中，在电路的“自动”方式下，若要将设置在“数据开关”上的“数据”送入SB寄存器，开关K2K1K0 的正确设置应是（ ）。 A. K2K1K0 = 000 B. K2K1K0 = 100 C. K2K1K0 = 110 D. K2K
4、1K0 = 1015. 在“启停与时序电路”实验的“连续”方式下，若电路输出规则变化，但输出显示与目标要求不一致，则电路中的错误最大的可能是发生在（ ）。 A. 74LS393 B. 启停电路 C. 译码网络 D. 维持 阻塞电路6. 在“定点计算机”中，“字长”确定的是其所直接表示的整数的（ ）。 A. 精确度 B. 进位计数制 C. 表示范围 D.有符号数的编码方式7. 在“定点计算机”中，“字长”确定的是其所直接表示的纯小数的（ ）。 A. 表示范围 B. 溢出判定规则 C. 有符号数的编码方式 D. 精确度8. 在“浮点计算机”中，表示“阶”和“尾数”所用的二进制数位个数确定了数的 （
5、 ）。 A. 规格化方式 B. 溢出判定规则 C. 有符号数的编码方式 D. 表示范围与精度9. 设某计算机的浮点数的阶和尾数均用含两个符号位的补码表示，不使用隐藏位，若该机器中浮点数的长度为14位，其中“阶”为6位，则该机器中最小的规格化浮点数是（ ）。A. -1215 B. -（1 2-6）215 C. -2-62-16 D. -（1- 2-6）2-1610. 设某计算机的浮点数的阶和尾数均用含两个符号位的补码表示，不使用隐藏位，若该机器中浮点数的长度为14位，其中“阶”为6位，则该机器中最大的规格化浮点数是（ ）。A（1- 2-5）216 B.（1- 2-6）215 C. （2-1+2-
6、5）216 D. （2-1+2-6）215得分二、填空题（每空 1 分， 共计 10分）请基于课程内容在下列各括号中填入适当内容。要求：字迹工整、内容清晰可辨。否则，将视为答错。1. 十进制数“ 15” 模25 的移码的二进制表示为（ ）。2. 若某机器的浮点数长度为12位，其中“阶”为5位，阶和尾数均用含一个符号位的补码表示，数“15 / 32 22”在浮点规格化表示中的“阶”为（ ），尾数为（ ），其符合IEEE规范的浮点表示为（ ）。3. 若某机器的浮点数长度为12位，其中“阶”为5位，阶和尾数均用含一个符号位的补码表示，数“7 / 16 23 ”在浮点规格化表示中的“阶”为（ ），尾数
7、为（ ），其符合IEEE规范的浮点表示为（ ）。4. CPU响应“可屏蔽中断”的三个必要条件分别是：（ ）、（ ）和（ ）。得分三、简答题（每小题 5 分，共 20分）请基于课程内容简要回答以下问题。要求：字迹工整，内容清晰可辨。否则视为答错。 1. 简要说明通过算术运算和逻辑运算将ASCII码的小写字母转换为大写字母的途径（给出运算符及相关的源操作数）。2. 给出1M8的动态存储器DRAM芯片的地址引脚个数和启动其工作（对之执行读/写操作）所需的控制信号，并说明原因。3. 试简要说明“软中断指令”（如 x86系列机的 int 指令）的特征及其作用。4. 试简要说明“相对转移”的指令组成特征（
8、地址码部分）及其实现途径。得分四、计算题（每小题 10 分，共 20分）给出计算机执行相应运算的算法。要求：给出计算过程中所涉及到的所有参与运算数据和结果数据的规范表示。1. 设 X =（15/32） 22 ，Y =（-7/16）23 。求 X + Y 的浮点运算结果。 2. 设 X = 0. 1001， Y = 0. 1011。用补码一位乘法（布斯方法）求该两数的积。得分五、综合题（每小题 10 分，共 30分）1. 某32位机器具有下列特征：（1）指令字长32位，存储器最小独立编址单位为字节； （2）具有 8 个 32位通用寄存器 （R0R7），其中 R0 R3 又可表示为 8 个 16位
9、寄存器，分别记为RX0、RX1、RX7；R0和R1还可被划分为 8 个8 位寄存器，分别记为RB0、RB1、RB7；（3）其双操作数指令共有16 条，每条指令均可处理8位、16位和32位数据（注意：操作数的长度必须一致，即同为 8 位、16 位或 32 位数据）；（4）操作数可有4 种寻址方式：寄存器寻址、寄存器间接寻址、基址寻址和基址加变址寻址；（5）有专用的基址寄存器，变址寄存器为32位通用寄存器；（6）机器仅有 RR 型指令和RM 型指令。 问题：请为之设计双操作数指令的格式（5分），并对设计作简要说明（5分）。设某机器具有下述特征：（1）字长16位，指令字长16位，存储器最小独立编址单
10、位 为 字节；（2）具有 4 个 16位通用寄存器 （R0R3），其中 R0 和 R1 又可表示为 4 个 8位寄存器，依序为 RL0、RH0、 RL1和 RH1；（3）其双操作数指令共有8 条，每条指令既可处理8位数据 也可处理16位数据（注意：操作数的长度必须一致，即 同为 8 位数据或16位数据）；（4）操作数可有4 种寻址方式：寄存器寻址、寄存器间接寻 址、基址寻址和基址加变址寻址；（5）有专用的基址寄存器，变址寄存器为16位通用寄存器；（6）机器仅有 RR 型指令和RM 型指令。 请为之设计双操作数指令的格式，并对设计作简要说明。解：问题分析（1）机器有双操作数指令8条 ，操作码可用
11、3位表示；（2）每条双操作数指令均可处理8位和16位的操作数（在进行运算时，可规定操作数的长度一致，这样，有益于提高软件的可靠性），由此，可在指令码中设置一个“操作数长度特征”位。若令其为W，可取： W = 1 操作数长 16位；W =0 操作数长 8位。（3）操作数的寻址方式有4种，可用2位指令码定义之，如： 0 0 寄存器寻址； 0 1 寄存器间接寻址； 1 0 基址寻址； 1 1 基址加变址寻址。（4）由于寄存器仅有4个（8位寄存器和16位寄存器均为4个，W字段的设置使得可区分寄存器的长度），可用2位指令码定义之，如： 0 0 R0（RL0）； 0 1 R1（RH0）； 1 0 R2（R
12、L1）； 1 1 R3（RH1）。2. 在某机器中，CPU 的地址总线为 A15A0；数据总线为D7D0；控制信号为 R/W#（读/写，R/W# = 1 为“读”操作），MREQ#（当对存储器进行读或写操作时，该信号为有效 “0” ，即低电平 指示地址总线上的地址是有效的）。该机器的主存包含 ROM 和 RAM（为 SRAM）。ROM 的地址位于主存地址空间的最高端（具有最大的地址码）。ROM 容量为 16K 8（1片）。设 ROM 芯片仅有 CS#（片选）信号控制端。要求用 SRAM 芯片（4K 4）组成一个 16K 8 的RAM 区域。设芯片有 CS# （片选，低电平有效）和WE#（读/写
13、控制，WE# = 0 为“写”操作）信号控制端。问题：（1）求出所用 RAM 芯片数量（2分）； （2）给出该机的存储器地址分配（全部主存空间）（2分）； （3）画出相应译码电路的逻辑图（4分）； （4）简略说明SRAM 芯片的连接方式（2分）。一、设计题 在某机器中，CPU 的地址总线为 A15A0；数据总线为D7D0；控制信号为 R/W（读/写），MREQ（当对存储器进行读或写操作时，该信号指示地址总线上的地址是有效的）。 该机器的主存包含 ROM 和 RAM（为 SRAM）。ROM 区 的地址低于RAM 区 的地址。ROM 容量为 16KB8（1片）。设 ROM 芯片仅有 CS 信号控制
14、端。 要求用 RAM 芯片（4KB4）组成一个 16KB8 的RAM 区域。设芯片有 CS 和 WE 信号控制端。要求：（1）求出所用 RAM 芯片数量； （2）给出该机的存储器地址分配（全部主存空间）； （3）画出相应译码电路的逻辑图； （4）简略说明SRAM 芯片的连接方式关于试题的简单讨论：1. 整个地址空间 64KB 0000HFFFFH2. ROM 容量为 16KB 0000H3FFFH3. RAM 容量为 16 KB 4000H7FFFH4. 在机器的64KB 地址空间中，ROM 和RAM 共占32KB，余下的32KB 空间未用，地址为 8000HFFFFH。因此，RAM 存储器的
15、地址空间的约束条件为 ： A15 = 0； A14 A12 = 001 1115. 4KB4 的SRAM存储器芯片的地址引脚有12根（212 = 4096），可连接到CPU地地址线 A11 A0 。6. 为了组成16KB8 位的RAM存储器，需用4KB4 位的存储器芯片 16/48/2 =8片。7. 相应RAM存储器的组成类似于课件图7. 28. 4（图略）。8. ROM存储器和RAM存储器的译码方案如下页图所示。3. 已知运算器实验电路的结构框图如下，请为之设计实现“自动连续减1”运算的微程序（假定控制存储器的字数为256字，相应微程序的控存起始地址为 40H）。 要求：（1）给出控制点信号及其有效电平（脉冲极性）列表（2分）; （2）给出相应微指令的格式设计（2分）；（3）给出微程序清单（3分）；（4）画出相应微程序的流程图（3分）。 此处答案的题目要求为相应微程序的控存起始地址为 20H-精品 文档-
