1、一、填空题： 1在计算机内部，只处理二进制数；二制数的数码为 1 、 0 两个；写出从 （000） 2 依次加 1 的所有 3 位二进制数： 000、001、010、011、100、101、110、111 。 213= （1101 ） 2；（5A） 16=（1011010） 2；（10001100） 2=（8C） 16。 完成二进制加法（1011） 2+1=（1100） 2 3写出下列公式： = 1 ； = B ； = A+B ； = 。BA 4含用触发器的数字电路属于 时序逻辑电路 （组合逻辑电路、时序逻辑电路） 。TTL 、CMOS 电路中，工作电压为 5V 的是 TTL ；要特别注意防静
2、电的 是 CMOS 。 5要对 256 个存贮单元进行编址，则所需的地址线是 8 条。 6输出端一定连接上拉电阻的是 OC 门；三态门的输出状态有 1 、 0 、 高阻态三种状态。 7施密特触发器有 2 个稳定状态.，多谐振荡器有 0 个稳定状态。 8下图是由触发器构成的时序逻辑电路。试问此电路的功能是 移位寄存器 ， 是 同步 时序电路（填同步还是异步） ，当 RD=1 时，Q 0Q1Q2Q3= 0000 ，当 RD=0，D I=1，当第二个 CP 脉冲到来后，Q 0Q1Q2Q3= 0100 。 (图一) 1D C1 FF0 1D C1 FF0 1D C1 FF0 1D C1 FF0 RD
3、RD RD RD Q3Q2Q1Q0 DI RD CP 1和二进制数(111100111.001)等值的十六进制数是( B ) A(747.2) 16 B(1E7.2) 16 C(3D7.1) 16 D(F31.2) 16 2和逻辑式 相等的式子是( A )C AAC+B B BC CB D BCA 332 位输入的二进制编码器，其输出端有( D )位。 A. 256 B. 128 C. 4 D. 5 4n 位触发器构成的扭环形计数器,其无关状态数为个( B ) A2 n-n B2 n-2n C2 n D2 n-1 54 个边沿 JK 触发器,可以存储( A )位二进制数 A 4 B8 C16
4、6三极管作为开关时工作区域是( D ) A饱和区+放大区 B击穿区+截止区 C放大区+击穿区 D饱和区+截止区 7.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ） A基本 RS 触发器 B同步 RS 触发器 C主从结构触发 器 8施密特触发器常用于对脉冲波形的（ C ） A定时 B计数 C整形 1八进制数 (34.2 ) 8 的等值二进制数为 11100.01 ；十进制数 98 的 8421BCD 码为 10011000 。 2试写出下列图中各门电路的输出分别是什么状态（高电平、低电平）？（其 中（A） （B）为 TTL 门电路，而（C）为 CMOS 门电路） （A） （B） （C）
5、 Y1= 02 Y2= 1 Y3= 1 3一个 JK 触发器有 2 个稳态，它可存储 1 位二进制数。 4 单稳态触发器 有一个稳定状态和一个暂稳状态。 施密特触发器 有两个稳定状态、有两个不同的触发电平，具有回差特性。 多谐振荡器 没有稳定状态，只有两个暂稳态。以上三种电路均可由 555 定时器 外接 少量阻容元件构成。 5常用逻辑门电路的真值表如右图所示，则 F1 、F 2 、F 3 分别属于何种常用逻辑门。 F1 同或 ，F 2 与非门 ，F 3 或非 。 6OC 门的输出端可并联使用，实现_线与_功 能；三态门的输出状态有_0_、 1 、 高阻 三种状态。 7时序逻辑电路的输出不仅和_
6、输入 _有关，而且还与_电路原来状态 _有关。 1(11001101011.101) 2= 1647.625 10= 1011001000111.011000100101 8421BCD 2已知 N 的补码是 1.10110101，则 N 的原码是 1.01001011 ，反码是 1.10110100 。 3假设 Zi 为电路的输出， xi 为电路的输入，y i 为电路的状态， Zi=fi(x1xn,y1yn)， i=1,2r ，Z i 描述的是 组合逻辑 电路； Zi=fi(x1xn)，i=1,2r，Z i 描述的 是 时序逻辑 电路。 45 位扭环形计数器的无效状态为 22 。 5如用 0
7、V 表示逻辑 1，-10V 表示逻辑 0，这属于 正 逻辑。 6不会出现的变量取值所对应的 最小项 叫约束项。 7对 160 个符号进行二进制编码，则至少需要 8 位二进制数。 8逻辑函数 F= 的最小项之和表达式为BCA 。CBA 9三态门除了输出高电平和低电平之外，还有第三种输出状态，即 高阻态 A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 状态。 10RS 触发器的特性方程为 、_SR=0_。QRSn*1 1二进制码 11011010 表示的十进制数为 218 ，十六进制为 DA 。 2D 触发器的特征方程为 ，JK 触发
8、器的特征方程为 。DQn1 QKJn1 3在数字电路中三极管工作在 0 和 1 状态，所以数字电路只有 两个 状态。 4A=(-59) 10，A 的原码是 1111011 ，补码是 1000101 。 5使用与非门时多余的输入端应接 高 电平，或非门多余的输入端应接 低 电平。 6如果对 72 个符号进行二进制编码，则至少要 7 位二进制代码。 7函数 ，其反函数为 ，对偶式为)(DCABY )(DCAB 。)(A 8逻辑符号如图一所示，当输入 ，输入 B 为方波时，则输出 F 应为 方“0 波 。 9电路如图二所示，则输出 F 的表达式为 Y=ABC 。 10逻辑函数的表示方法 真值表 、
9、逻辑表达式 、 逻辑图 、 卡诺 图 。 11欲构成能记最大十进制数为 999 的计数器，至少需要 三 片十进制加法 计数器， 或 三 片 4 位二进制加法计数器芯片。 12时序逻辑电路中一定是含 触发器 。 “0“ 1AB 图一 图二 13五位扭环开计数器的无效状态有 22 。 14若一个逻辑函数由三个变量组成，则最小项共有 8 。 1 =( D5 =( 213 2)01( 16)10) =( 100101 =( 111011 原 码 补 码 =( 01000111 =( 00010100 )8421BCD 码 10)4()码余 3 2对于 JK 触发器的两个输入端，当输入信号相反时构成 D
10、 触发器，当输 入信号相同时构成 T 触发器。 3组合逻辑电路的冒险现象是由 竞争 引起，表现为 尖峰 脉冲。 4常 见 的 脉 冲 产 生 电 路 有 多 谐 振 荡 器 ， 常 见 的 脉 冲 整 形 电 路 有 施 密 特 触 发 器 。 5.触 发 器 有 2 个 稳 态 ， 存 储 8 位 二 进 制 信 息 要 8 个 触 发 器 。 6.米利型时序电路输出信号与 输入 和 触发器状态 有关，没有输入变量 的时序电路又称 穆尔 型电路。 7.如果某计数器中的触发器不是同时翻转，这种计数器称为 异步 计数器， n 进制计数器中的 n 表示计数器的 计数状态个数 ，最大计数值是 n-
11、1 。 二、选择题： (选择一个正确答案填入括号内，每题 2 分，共 20 分 ) 1.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ D ） Am 1 与 m 3 Bm 4 与 m 6 Cm 5 与 m 13 Dm 2 与 m 8 2L=AB+C 的对偶式为：（ B ） A . A+BC B . (A+B)C C . A+B+C D. ABC 3属于组合逻辑电路的部件是（ A ） 。 学号： 班级： A编码器 B寄存器 C触发器 D计数器 4T 触发器中，当 T=1 时，触发器实现（ C ）功能。 A置 1 B置 0 C计数 D保持 5指出下列电路中能够把串行数据变成并行数据的电路应该是（
12、 C ） 。 AJK 触发器 B3/8 线译码器 C移位寄存器 D十进制计数器 6某电路的输入波形 u I和输出波形 u O 下图所示，则该电路为（ C ） 。 A施密特触发器 B反相器 C单稳态触发器 DJK 触发器 7. 三极管作为开关时工作区域是( D ) A饱和区+放大区 B击穿区+截止区 C放大区+击穿区 D饱和区+截止区 8已知逻辑函数 与其相等的函数为（ D ） 。 A. B. C. D. 9.一个数据选择器的地址输入端有 3 个时，最多可以有（ C ）个数据信号输出。 A4 B6 C8 D16 10.用触发器设计一个 24 进制的计数器，至少需要( D )个触发器。 A3 B4
13、 C6 D5 1下列电路中不属于时序电路的是 C 。 A同步计数器 B异步计数器 C组合逻辑电路 D数据寄存 器 2CT74LS290 计数器的计数工作方式有 C 种。 A1 B2 C3 D4 33 线8 线译码器有 A 。 A3 条输入线，8 条输出线 B8 条输入线，3 条输出线 C2 条输入线，8 条输出线 D3 条输入线， 4 条输出线 4一个五位的二进制加法计数器，初始状态为 00000，问经过 201 个输入脉冲 后，此计数器的状态为 D 。 A00111 B00101 C01000 D01001 5若将一 TTL 异或门输入端 A、B 当作反相器使用，则 A、B 端的连接方式 为
14、 A 。 AA 或 B 中有一个接 1 BA 或 B 中有一个接 0 CA 和 B 并联使用 D不能实现 6.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ） A基本 RS 触发器 B同步 RS 触 C主从结构触发器 DSR 锁存器 7逻辑函数 F(A,B,C) = AB+B C+AC的最小项标准式为（ D ） 。 AF(A,B,C)= m(0,2,4) BF(A,B,C)=m(1,5,6,7) CF(A,B,C)=m (0,2,3,4) DF(A,B,C)=m(3,4,6,7) 8设计一个把十进制转换成二进制的编码器，则输入端数 M 和输出端数 N 分别 为（ C ） AM=N=10
15、 BM=10，N=2 CM=10，N=4 DM=10，N=3 9数 字 电 路 中 的 工 作 信 号 为( B )。 A直 流 信 号 B脉 冲 信 号 C随 时 间 连 续 变 化 的 电 信 号 10 L=AB+C 的对偶式为：（ A ） AA+BC B.(A+B)C C. A+B+C DABC 1数字电路中的工作信号为（ B ） 。 A随时间连续变化的电信号 B脉冲信号 C直流信号 2逻辑符号如图一所示，当输入 ，输入 B 为方波时，则输出 F 应为（ A“0 C ） 。 A “1” B “0” C方波 3逻辑图和输入 A，B 的波形如图二所示， 分析在 t1 时刻输出 F 为（ A
16、） 。 A “1” B “0” C任意 4图三逻辑电路为（ A ） 。 A与非门 B与门 C或门 D或非门 UCUCBRKRABF EN& &F1 F2ABC 5逻辑电路 如图四所示，输入 A0，B1，C1，则输出 F1 和 F2 分别为（ D ） 。 A B C D,21F,021,21 6 AB+BC+CA 的“与非”逻辑式为（ B ） 。 A B CFBCAFAFABC 7逻辑电路如图五所示，其逻辑功能相当于一个（ C ） 。 A “与”非门 B “导或”门 C “与或非”门 t1=1AFBAB 图二 “0“ 1AF 图一 图三 图四 &AB & 1 1 FCD 8与二进制数 10101
17、010 相应的十进制数为（ C ） 。 A110 B)210 C170 9时序逻辑电路中一定是含（ A ） A触发器 B组合逻辑电路 C移位寄存器 D译码器 10用 n 个触发器构成计数器，可得到最大计数长度是（ D ） An B2n C2 n D2 n-1 1已知某电路的真值表如下表所示，则该电路的逻辑表达式为（ C ） 。 A YB ACYC ABYDB A B C Y A B C Y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 2三输入、八输出译码器，对任一组输入值其有效输出个数为（ C ） 。 A3 个
18、 B8 个 C1 个 D11 个 3JK 触发器要实现 Qn+1=1 时，J、K 端的取值为（ D ）。 AJ=0,K=1 BJ=0,K=0 CJ=1,K=1 DJ=1,K=0 4.逻辑函数 F= =( A )。)( A.B B.A C. D.BA)(BA 5五个 D 触发器构成环形计数器，其计数长度为（ A ） 。 A.5 B.10 C.25 D.32 6同步时序电路和异步时序电路比较，其差异在于后者（ B ） 。 A.没有触发器 B.没有统一的时钟脉冲控制 图五 C.没有稳定状态 D.输出只与内部状态有关 7十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A16 B2 C4 D8
19、 8一位 8421BCD 码译码器的数据输入线与译码输出线的组合是（ C ） 。 A46 B110 C410 D24 9能实现脉冲延时的电路是（ B ） 。 A多谐振荡器 B单稳态触发器 C施密特触发器 10有一个左移位寄存器，当预先置入 1011 后，其串行固定接 0，在 4 个移位 脉冲 CP 作用下，四位数据的移位过程是（ A ） 。 A10110110110010000000 B1011010100100001 0000 三、将下列函数化简为最简与或表达式（本题 10 分） 1. （代数法） 解: BCADBCADCAF)(1 2、 F 2 （ A,B,C,D）=m (0,1,2,4,
20、5,9)+d (7,8,10,11,12,13)（卡诺图法） 00 01 1 1 10 00 1 1 1 01 1 1 CD AB CD AB 1用公式化简逻辑函数： CBADBCAY 解： BCDAY 2用卡诺图化简逻辑函数： ，DCBABY),( 且 A，B，C ， D 不可能同时为 0。 将下列函数化简成与或式（每题 5 分，共 15 分） 1 DCABY 解： DCABDCAB0 )( 2 )7,6321,0(),(mY 解： BA 3 )15,32(),94,(),( dDC 解： Y 11 10 1 00 01 1 1 10 00 1 01 11 1 1 10 1 1 1 将下列函
21、数化简成与或式（每题 5 分，共 15 分） 1 （代数法） CBAY 解： 2 )15,432,09,1(),(mDB 解： ACY 3用卡诺图把下逻辑函数化简成最简与或式。 给定约束条件为DCB0ABCDAADCB 解： Y3 CD AB 00 01 11 10 1 0 0 1 1 0 0 0 X X X X 0 1 X X 1用公式法化简函数： CBACY 2用卡诺图法将下列逻辑函数化简为最简与或式： Y=m（0,1,2,3,6,8）+d(10,11,12,13,14,15) 解: 1 1BACY 2 DBA 图二 00 01 11 10 AB CD 二、分析、简答题 1用卡诺图化简成最
22、简的与或式。 F（A、B、C 、D）=m（0，2，8，9，10，11，13，15） DBAY 2用 公式化简逻辑表达式。 1） 2） 解：1） BCA 2） ABCBDACD 3试画出用反相器和集电极开路与非门实现逻辑函数 Y。 解： (2 分)BAY 逻辑图略(2 分) 4图 1、2 中电路由 TTL 门电路构成，图 3 由 CMOS 门电路构成，试分别写 出 F1、F2、F3 的表达式。 00 01 1 1 10 00 1 1 01 11 1 1 10 1 1 1 1 解： BAF11 CF2 CBAF3 1试分析图示时序逻辑电路，写出驱动方程，状态方程和输出方程，并画出状 态图。说出该电
23、路的功能，设触发器的初态为 000。 解：驱动方程（3 分）： 312QKJ12QK J213J 输出方程（1 分）： 2Y1331n 状态方程（4 分）： 212333Qn 状态图（5 分）： 六位循环码计数器 2下图是用二个 4 选 1 数据选择器组成的逻辑电路，试写出输出 Z 与输入 M、N、P、Q 之间的逻辑函数式（10 分） 。 000 001 011 111110100 110 101 Q3Q2Q1 解： QNPMNPQNPQMZ 1用 74161 及适当的门电路构成十二进制计数器，要求利用同步置数端，并且 置数为 2（0010） ，画出状态图（按 Q3Q2Q1Q0 排列）及逻辑连
24、线图。EPTCP CR DL01D23D0Q12Q3746 2用 3 线8 线译码器 74LS138 和门电路设计 1 位二进制全减器电路，输入为 被减数、减数和来自低位的借位，输出为二数之差和向高位的借位信号（15 分） 。 解：设 A 为被减数，B 为减数，BO 为向高位的借位，BI 为来自低位的进位， & 1 CP C 1 1 0010 Q3Q2Q1Q0 0011 0100 0101 0110 0111 100010011010101111001101 S 为差（2 分） BIAIBASO （5 分）设 A2=BI，A 1=A，A 0=B 则 742741 mmS515B 逻辑图略 三、
25、已知电路及输入波形如图 4（a） （b）所示，其中 FF1 是 D 锁存器，FF2 是 维持-阻塞 D 触发器，根据 CP 和 D 的输入波形画出 Q1 和 Q2 的输出波形。设 触发器的初始状态均为 0。 四、分析图 5 所示电路，写出 Z1、Z2 的逻辑表达式，列出真值表，说明电路 的逻辑功能。 BI A B S BO 0 0 0 0 0 0 0 1 1 1 0 1 0 1 0 0 1 1 0 0 1 0 0 1 1 1 0 1 0 1 1 1 0 0 0 1 1 1 1 1 解： 真 值 表： （3 分） 这是一个全减器电路。 五、试分析图 6 各是多少进制的计数器，电路的分频比是多少？
26、。 A B C Z1 Z2 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 ABCCBAm7421 ABCCBAmZ 73212 EP ET D0 D1 D2 D3 CLR Q0 Q1 Q2 Q3 74LS161 0 CP 1 1 EP ET D0 D1 D2 D3 CLR Q0 Q1 Q2 Q3 74LS161 Y1 1 EP ET D0 D1 D2 D3CLR Q0 Q1 Q2Q3 74LS16 0 1 C P 1 & C 图 6 解：九进制计数器，分频比为 1：9；63 进制计
27、数器，分频比为 1：63 六、电路如图 7 所示，其中 RA=RB=10k,C=0.1f，试问： 1在 Uk 为高电平期间，由 555 定时器构成的是什么电路，其输出 U0 的频率 f0=? 2分析由 JK 触发器 FF1、FF 2、FF 3 构成的计数器电路，要求：写出驱动方程 和状态方程，画出完整的状态转换图，说明电路能否自启动； 3Q 3、Q 2、Q 1 的初态为 000，Uk 所加正脉冲的宽度为 Tw=5/f0，脉冲过后 Q3、Q 2、Q 1 将保持在哪个状态？ 解：1多谐振荡器 HZCRfBA4812ln)(10 2驱动方程 312QKJ12 J213QKJ2n 状态方程（3 分）：
28、 211n323213n 状态图 000 001 011 111 110101 Q3Q2Q1 100101 AB CD 五进制计数器，能自启动 3五个周期后 Q3、Q 2、Q 1 将保持在 100 状态。 二、指出下图所示各符号表示电路的名称，并叙述其功能，写出 Y 表达式。 OC 门， 。ACY1 三态输出门，EN=1， ；EN=0，Y 2 为高阻态。B2 CMOS 传输门，C=0，Y 3 为高阻态；C=1，Y 3=A。 三、化简下列各式 (1)用代数法将函数 F 化为最简与或式。 DCAB 解： =DCABDCAB0 )( （2）用卡诺图化简函数 P DCBAP 四、作图题 若主从结构 J
29、K 触发器 CP、J、K 端的电压波形如下图所示，试画出 Q 端对 应的电压波形。 00 01 1 1 10 00 1 1 1 1 01 1 1 11 1 1 10 1 1 1 A C & Y 1 1 A TG C C Y3AB C & EN Y2 CP 0 t 0 t J 0 t K 0 t DRS Q 0 t 四、 设计一个 A、B、C 三人表决电路，以表决某一提案是否通过，如多数赞成， 则提案通过，同时 A 有否决权。 1用 4 选 1 数据选择器 74LS153 来实现，连线时可附加适当门电路。 2用 3/8 线译码器 74LS138 来实现，连线时可附加适当门电 路。 解 :真 值
30、表 ABCY 1用四选一数据选择器来实现（3 分） 设 A1=A， A 0=B，则 D 0=D1=0， D 2=C， D 3=1 2用译码器来实现 设 A2=A， A 1=B，A 0=C 则 765765mmY 用与非门来实现，逻辑图略 五、如下图所示，根据 CP 波形画出 Q 波形。 （设各触发器的初态均为 1） A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 （1） （2） （3） CP Q1 Q2 Q3 六、试说明如下图所示的用 555 定时器构成的电路功能，求出 VT+ 、V T- 和 V
31、T ，并画出其输出波形。 解：施密特触发器。 ， ，CTV32CT31CTV31 七、分析下图所示电路为多少进制计数器，并画出状态转换图。 Y 1 & CP CRDLRDLRDD0 D1 D2 D3EP ET Q0 Q1 Q2 Q3 T4LS160 1 Y 1 1 CP CRDLRDLRDD0 D1 D2 D3EP ET Q0 Q1 Q2 Q3 T4LS160 1 0000 0001 0011 0111 1000 Q3Q2Q1Q0 0110 0010 01000101 解： 都是九进制计数器。 八、分析下面电路的逻辑功。要求写出驱动方程、状态方程、输出方程、填写 状态转换表、画状态转换图、判断
32、电路能否自启动、并说明电路功能 解：驱动方程 012QKJ021QK J 输出方程（1 分）： 2Y 状态方程（3 分）： 01n12101n02QQ CP Q2 Q1 Q0 Y 0 0 0 0 0 1 0 0 1 0 2 0 1 0 0 3 0 1 1 0 4 1 0 0 0 5 1 0 1 1 6 0 0 0 0 0 1 1 0 1 1 1 1 1 1 2 0 0 0 0 0000 0001 0011 01111000 Q3Q2Q1Q0 0110 0010 01000101 1001 & &1 J 1K 1K 1J 1J 1K 1 CP FF0 Q YQ Q FF1 FF2 000 001
33、 010 011100101 110101 Q2Q1Q0 Y 0 0 0 00 1 11 六进制计数器，能自启动 四、作图题：（第 1 题 6 分，第 2 题 4 分，共 10 分） 1555 定时器应用电路如下图所示，若输入信号 uI如图(b)所示，请画出 uO的 波形，说明这是什么电路。 这是施密特触发器。 2主从型 JK 触发器各输入端的波形如下图所示，试画出 Q 端对应的电压波形。 五、分析题。 （第 1 题 6 分，第 2 题 14 分，共 20 分） Q cp 1 S J C1 K R J QSd K Sd t J K t t t cp Q t 1分析下图所示的各逻辑电路，分别写出
34、图（a） 、(b)中 F1（A,B,C,D） 、 F2（A,B,C） 、F 3（A,B,C）的与或表达式。 （6 分） 2 分BCDABCDAF1 2 分2 2 分3 2已知下图所示的时序逻辑电路，假设触发器的初始状态均为“0”，试分析： (1) 写出驱动方程、状态方程、输出方程。 (2) 画出状态转换表，状态图，指出是几进制计数器。 (3) 说明该计数器能否自启动。 (1) 3 分 23213 312 131QKJ 3 分 32321312 31Qnn CLK Q3 Q2 Q1 Y0 0 0 0 01 0 0 1 02 0 1 0 03 0 1 1 04 1 0 0 05 1 0 1 06
35、1 1 0 17 0 0 0 00 1 1 1 1 1 0 0 0 0 1 分 23QY 状态转换表(2 分)，状态图(2 分) 七进制计数器(2 分)。 (3) 1 分 能自启动。 六、设计题（第 1 题 10 分，第 2 题 10 分，共 20 分） 1用 74LS161 设计一个 9 进制计数器。 （1）同步预置法，已知 S00001。 （2）异步清零法。 同步置数法 异步清零 法 每小题(5 分) 2设计一个组合电路，输入为 A、B、C，输出为 Y。当 C=0 时，实现 Y=AB；当 C=1 时，实现 Y=A+B。要求： 列出真值表； 求输出 Y 的最简与或表达式 完全用与非门实现该逻
36、辑关系（画逻辑图） 解：真值表(3 分)： A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 000 001 010 011100101110 111 0 0 0 00 1 0 1 EP ET D0 D1 D2 D3 CLR Q0 Q1 Q2 Q3 74LS161 1 CP 1 1 & EP ET D0 D1 D2 D3 CLR Q0 Q1 Q2 Q3 74LS161 1 CP 1 & (2 分) ACBY (2 分) ABY 逻辑图略(3 分) 三、画图题（共 10 分） 若主从结构 JK 触发器 CP、J、K 端的电压波形如下图所示，试画出 Q
37、 端对应的 电压波形。 （10 分） 2设触发器的初态为 0，试画出同步 RS 触发器 Q 的波形 1 0 1 1 1 1 0 1 1 1 1 1 CP 0 t 0 t J 0 t K 0 t DRS Q 0 t 四、设计一个 A、B、C 三人表决电路，以表决某一提案是否通过，如多数赞成， 则提案通过，同时 A 有否决权。 （10 分） 1用 4 选 1 数据选择器 74LS153 来实现，连线时可附加适当门电路。 2用 3/8 线译码器 74LS138 来实现，连线时可附加适当门电路。 解: CBY 1令 ， ，则 ， ，A10CD20103D 3令 ， ，210 则 765765mmY 逻
38、辑图略 五、分析图六给出的电路: （10 分） 1.说明这是多少进制的计数器 2.两片之间是多少进制。 EPDRC0Q1233210CTL 74LS161 EPDRC0Q1233210TL 74LS161 & 11 1 Y (a)EPDRC0Q1233210CTL 74LS160 EPDRC0Q1233210TL 74LS160 1 0 1 Y (b) 1 1 图六 CP CP 解: （a）九十一进制计数器，两片之间为十六进制。 （5 分） （b）四十进制计数器，两片之间为八进制。 （5 分） 六、如图所示时序逻辑电路，试分析该电路的功能，并判断能否自启动，画出 状态表和状态图。 （15 分）
39、 解： 3 分 10310321 00QKJ 3 分 21021012n n 状态表略 3 分，图 2 分 八进制减法计数器。2 分 2 分 能自启动。 七、图七电路是一简易触摸开关电路，当手摸金属片时，发光二极管亮，经过 一定时间，发光二极管熄灭。 1.试问 555 定时器接成何种电路？ 2.发光二极管能亮多长时间？（10 分） 图七 8 4 7 2 555 6 1 5 3 + 50F LED 0.01F 200K 金属片 6V 000 111 110 011010001 101 100 解: 1.接成单稳态触发器 （5 分） 2. （5 分）sRCt10. 三、画图题（共 10 分） 1边
40、沿 D 触发器各输入端的波形如图，试画出 Q、Q 端对应的电压波形。 解： 四、请设计一组合电路，其输入端为 A，B，C，输出端为 Y，要求其功能为： 当 A=1 时，Y=B；当 A=0 时，Y=C。设计内容包括： 1用与非门来实现 2用 4 选 1 数据选择器 74LS153 来实现，连线时可附加适当门电路。 3用 3/8 线译码器 74LS138 来实现，连线时可附加适当门电路。 （15 分） 解： 1 CABY 2令 ， ，则 ， ，A10D100213D 3令 ， ，21 则 7631763mmY 逻辑图略 五、已知图三所示的时序逻辑电路，假设触发器的初始状态均为“0”试分析： cpc
41、p Q Rd t D Q t t t t 000 001 011 010110101 111 100 0 0 0 00 1 0 1 1写出驱动方程、状态方程、输出方程。 2画出状态转换图，指出是几进制计数器。 3说明该计数器能否自启动。(15 分) 解： 1 3 分 23123 231231QKJ 3 分 2312312 1Qnn 2 分 Y 2状态图 4 分（有效 2 分，无效 1 分，输出 1 分） 2 分 六 进制计数器。 31 分 能自启动。 六、用 74LS161 设计一个 9 进制计数器。 （10 分） 1同步预置法，已知 S00001。 2异步清零法。 EP ET D0 D1 D
42、2 D3 CLR Q0 Q1 Q2 Q3 74LS161 1 CP 1 1 & EP ET D0 D1 D2 D3 CLR Q0 Q1 Q2 Q3 74LS161 1 CP 1 & Y Q3 1J C1 1K CP Q2 1J C1 1K FF2 FF1 Q1 1J C1 1K FF3 & 图三 DG & & & & 同步置数法 异步清零 法 六、试说明如下图所示的用 555 定时器构成的电路功能，求出 VT+ 、V T- 和 V T ，并画出其输出波形。 （10 分） 解：施密特触发器。 ， ，CTV32CT31CTV31 四、主从 JK 触发器的输入波形如图所示，触发器的初始状态为 Q=0
43、，试画出 端波形。 （8 分）Q 解： CPQ 五、分析题：（共 32 分） 1四位超前进位全加器 74283 组成如下所示电路。试说明在下述情况下电路输 出 CO 和 S3、S 2、S 1、S 0的状态。 （9 分） K=0，A 3A2A1A0 = 0101，B 3B2B1B0 = 1001 K=1，A 3A2A1A0 = 1011，B 3B2B1B0 = 0110 K=0，A 3A2A1A0 = 0101，B 3B2B1B0 = 1110 解： 2两片 74161 芯片组成的计数器电路如图所示。 （9 分） 第一、二片 74161 各接成多少进制计数器？ 整个电路 Y 输出是多少进制计数器
44、？ 解： 第一片为 6 进制，第二片为 4 进制 24 进制 3.分析下面电路的逻辑功。要求写出驱动方程、状态方程、输出方程、填写状 态转换表、画状态转换图、判断电路能否自启动、并说明电路功能（14 分） 解：驱动方程：(3 分) 10K J012QJ021QKJ CO S3S2S1S0 0 1110 1 0101 1 0011 & &1J 1K 1J 1J 1K 1 CLK FF0 Q Q YQQ Q FF1 FF2 输出方程：(1 分) 20QY 状态方程：(3 分) *102101*2Q 状态转换图：(2 分) 转换表：(2 分) 六进制计数器，能自启动(3 分) 六、计算题（10 分）
45、 由 555 定时器构成的电路和输入波形 如图所示。输入波形 的周期为 , IVIVIT 555 定时器的输出波形 的周期为 ，并且已知 试问：OVOTOIT 该电路构成什么功能的脉冲电路？ 定性画出输出 的工作波形图。 VI 解：多谐振荡器(4 分) (6 分) CP Q2 Q1 Q0 Y 0 0 0 0 0 1 0 0 1 0 2 0 1 0 0 3 0 1 1 0 4 1 0 0 0 5 1 0 1 1 6 0 0 0 0 0 1 1 0 1 1 1 1 1 1 2 0 0 0 0 583476215VCCR12 VOI F01. 000 001 010 011100101 110101 Q2Q1Q0 Y 0 0 0 00 1 11
