1、数字电子技术 实验指导书 适用专业：电子信息工程、应用电子 浙江师范大学电工电子实验教学中心 冯根良 张长江 目 录 实验项目 实验一 门电路逻辑功能的测试验证型（1） 实验二 组合逻辑电路（半加器全加器及逻辑运算）验证型（7） 实验三 组合逻辑电路（译码器和数据选择器）验证型 （13） 实验四 触发器验证型 （17） 实验五 时序电路（计数器、移位寄存器）验证型 （22） 实验六 组合逻辑电路的设计和逻辑功能验证设计型 （27） 实验七 D/A-A/D 转换器设计型 （34） 实验八 555 定时的应用设计型 （41） 实验九 集成电路多种计数器综合应用综合型 （46） 1 实验一 门电路逻
2、辑功能及测试 一、实验目的 1. 熟悉门电路的逻辑功能、逻辑表达式、逻辑符号、等效逻辑图。 2. 掌握数字电路实验箱及示波器的使用方法。 3、学会检测基本门电路的方法。 二、实验仪器及材料 1、仪器设备：双踪示波器、数字万用表、数字电路实验箱 2. 器件： 74LS00 二输入端四与非门 2 片 74LS20 四输入端双与非门 1 片 74LS86 二输入端四异或门 1 片 三、预习要求 1. 预习门电路相应的逻辑表达式。 2. 熟悉所用集成电路的引脚排列及用途。 四、实验内容及步骤 实验前按数字电路实验箱使用说明书先检查电源是否正常，然后选择实验 用的集成块芯片插入实验箱中对应的 IC 座，
3、按自己设计的实验接线图接好连 2 线。注意集成块芯片不能插反。线接好后经实验 指导教师检查无误方可通电实验。实验中改动接 线须先断开电源，接好线后再通电实验。 1.与非门电路逻辑功能的测试 （1）选用双四输入与非门 74LS20 一片， 插入数字电路实验箱中对应的 IC 座，按图 1.1 接 线、输入端 1、2、4、5、分别接到 K1K4 的逻辑 开关输出插口，输出端接电平显示发光二极管 D1D4 任意一个。 （2）将逻辑开关按表 1.1 的状态，分别测输出电压及逻辑状 态。 表 1.1 输入 输出 1(k1) 2(k2) 4(k3) 5(k4) Y zhe 电压值 （v） zhi（V） H
4、H H H L H H H L L H H L L L H L L L L 2. 异或门逻辑功能的测试 图 1.2 图 1.1 3 图 1.3 图 1.4 表 1.4 输入 输出 A B Y Z L L H H L H L H 表 1.3 输入 输出 A B Y L L H H L H L H （1）选二输入四异或门电路 74LS86，按图 1.2 接线，输入端 1、2、4、5 接逻辑开关(K 1K4)，输出端 A、B、Y 接电平显示发光二极管。 （2）将逻辑开关按表 1.2 的状态，将结果填入表中。 表 1.2 输入 输出 1(K1) 2(K2) 4(K3) 5(K4) A B Y 电压（V
5、） L H H H H L L L H H H H L L L H H L L L L L H H 3. 逻辑电路的逻辑关系测试 （1）用 74LS00、按图 1.3， 1.4 接线，将输入输出逻辑关系分别填入表 1.3、表 1.4 中。 4 （2）写出上面两个电路逻辑表达式，并画出等效逻辑图。 4. 利用与非门控制输出（选做） 用一片 74LS00 按图 1.5 接线， S 接任一电平开关，用示波器观察 S 对输 出脉冲的控制作用。 5. 用与非门组成其它逻辑门电路,并验证其逻辑功能。 （1）组成与门电路 由与门的逻辑表达式 Z=AB= 得知，可以用两个与非门组成与BA 门，其中一个与非门用
6、作反相器。 将与门及其逻辑功能验证的实验原理图画在表 1.5 中，按原理图联线， 检查无误后接通电源。 当输入端 A、B 为表 1.5 的情况时，分别测出输出端 Y 的电压或用 LED 发光管监视其逻辑状态，并将结果记录表中，测试完毕后断开电源。 表 1.5 用与非门组成与门电路实验数据 逻辑功能测试实验原理图 输入 输出 Y A B 电压 逻辑值 图 1.5 5 表 1.6 用与非门组成或门电路实验数据 逻辑功能测试实验原理图 输入 输出 Y A B 电压 逻辑值 （2）组成或门电路 根据 De. Morgan 定理，或门的逻辑函数表达式 Z=A+B 可以写成 Z ，因此，可以用三个与非门组
7、成或门。BA 将或门及其逻辑功能验证的实验原理图画在表 1.6 中，按原理图联线， 检查无误后接通电源。 当输入端 A、B 为表 1.6 的情况时，分别测出输出端 Y 的电压或用 LED 发光管监视其逻辑状态，并将结果记录表中，测试完毕后断开电源。 （3）组成或非门电路 或非门的逻辑函数表达式 Z= ，根据 De. Morgan 定理，可以写成BA Z= = ，因此，可以用四个与非门构成或非门。AB 将或非门及其逻辑功能验证的实验原理图画在表 1.7 中，按原理图联线， 检查无误后接通电源。 当输入端 A、B 为表 1.7 的情况时，分别测出输出端 Y 的电压或用 LED 发光管监视其逻辑状态
8、，并将结果记录表中，测试完毕后断开电源。 表 1.7 用与非门组成或非门电路实验数据 逻辑功能测试实验原理图 输入 输出 Y A B 电压 逻辑值 6 表 1.8 用与非门组成异或门电路实验数据 逻辑功能测试实验原理图 输入 输出 Y A B 电压 逻辑值 （4）组成异或门电路（选做） 异或门的逻辑表达式 Z=A + B = ，由表达式得知，我们可A 以用五个与非门组成异或门。但根据没有输入反变量的逻辑函数的化简方法， 有 B=（ + ）B= B，同理有 A =A( + )=A ，ABBA 因此 Z=A + B= ，可由四个与非门组成。 将异或门及其逻辑功能验证的实验原理图画在表 1.8 中，
9、按原理图联线， 检查无误后接通电源。 当输入端 A、B 为表 1.8 的情况时，分别测出输出端 Y 的电压或用 LED 发光管监视其逻辑状态，并将结果记录表中，测试完毕后断开电源。 五、实验报告 1. 按各步聚要求填表并画逻辑图。 2. 回答问题。 （1）怎样判断门电路逻辑功能是否正常？ （2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？ 什么状态时禁止脉冲通过？ （3）异或门又称可控反相门，为什么？ 7 实验二 组合逻辑电路（半加器、全加器） 一、实验目的 1. 掌握组合逻辑电路的功能测试。 2. 验证半加器和全加器的逻辑功能。 3. 学会二进制数的运算规律。 二、实验仪器及材料
10、 1、实验仪器设备：双踪示波器、数字万用表、数字电路实验箱 2 器件 74LS00 二输入端四与非门 3 片 74LS86 二输入端四异或门 1 片 74LS54 四组输入与或非门 1 片 三、预习要求 1. 预习组合逻辑电路的分析方法。 2. 预习用与非门和异或门构成的半加器、全加器的工作原理。 3. 预习二进制数的运算。 四、实验内容及步骤 1. 组合逻辑电路功能测试 8 图 2.1 （1）用 2 片 74LS00 组成图 2.1 所示逻辑电路。为便于接线和检查，在图 中要注明芯片编号及各引脚对应的编号。 （2）先按图 2.1 写出 Y2 的逻辑表达式并化简。 表 2.1 输入 输出 A
11、B C Y1 Y2 0 0 0 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 （3）图中 A、B、C 接逻辑开关，Y1，Y2 接发光管电平显示。 （4）按表 2.1 要求，改变 A、B、C 输入的状态，填表写出 Y1，Y2 的输出 9 图 2.2 状态。 （5）将运算结果与实验结果进行比较。 2.用异或门（74LS86）和与非门组成的半加器电路 根据半加器的逻辑表达式可知，半加器 Y 是 A、B 的异或，而进位 Z 是 A、B 相与，即半加器可用一个异或门和二个与非门组成一个电路。如图 2.2。 （1）在数字电路实验箱上插入异或门和与非门芯片。输入端 A、
12、B 接逻 辑开关 k，Y，Z 接发光管电平显示。 （2）按表 2.2 要求改变 A、B 状态，填表并写出 y、z 逻辑表达式。 表 2.2 A 0 1 0 1输入端 B 0 0 1 1 Y输出端 Z 3.全加器组合电路的逻辑功能测试 （1）写出图 2.3 电路的逻辑表达式。 （2）根据逻辑表达式列真值表。 10 （3）根据真值表画出逻辑函数 S1 C1的卡诺图。 S1 C 1 （4）填写表 2.3 各点状态 表 2.3 A1 B1 C1-1 Y Z X1 X2 X3 S1 C1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 1 图 2.3 11 （
13、5）按原理图选择与非门并接线进行测试，将测试结果记入表 2.4，并 与上表进行比较看逻辑功能是否一致。 4.用异或门、与或非门、与非门组成的全加器电路的逻辑功能测试 全加器电路可以用两个半加器和两个与门一个或门组成。在实验中，常用 一片双异或门、一片与或非门和一片与非门来实现。 （1）画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻 辑表达式。 （2）找出异或门、与或非门和与非门器件按自己设计画出的电路图接线， 注意：接线时与或非门中不用的与门输入端应该接地。 （3）当输入端 A1 B1 C1-1为下列情况时，测量 S1和 C1的逻辑状态并填入 表 2.5。 表 2.4 A1 B1
14、C1-1 C1 S1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 1 表 2.5 A1 0 0 0 0 1 1 1 1 B1 0 0 1 1 0 0 1 1输入端 C1-1 0 1 0 1 0 1 0 1 S1输出端 C1 12 五、实验报告 1. 整理实验数据、图表并对实验结果进行分析讨论。 2. 总结全加器卡诺图的分析方法。 3总结实验中出现的问题和解决的办法。 13 实验三 组合电路（译码器和数据选择器） 一、实验目的 1. 熟悉集成数据选择器、译码器的逻辑功能及测试方法。 2. 学会用集成数据选择器、译码器进行逻辑设计。 二、实验仪器及材
15、料 1.实验仪器设备：双踪示波器、数字万用表、数字电路实验箱 2. 器件： 74LS139 2-4 线译码器 1 片 74LS153 双 4 选 1 数据选择器 1 片 74LS00 二输入端四与非门 1 片 14 三、实验内容及步骤 1. 译码器功能测试 将 74LS139 双 2-4 线译码器按图 3.1 分别输入逻辑电平，并填写表 3、1 输出状态。 图 3-1 表 3.1 输入 使能 选择 输出 1G 1B 1A Y0 Y1 Y2 Y3 H L L L L X L L H H X L H L H 2. 译码器转换 将双 2-4 线译码器转换为 3-8 线译码器。 （1）画出转换电路图。
16、 15 （2）在实验箱上接线并验证设计是否正确。 （3）设计并填表写该 3-8 线译码器功能表。 3. 数据选择器的测试及应用 （1）将双 4 选 1 数据选择器 74LS158 参照图 3.2 接线，测试其功能并填 写 3、2 功能表。 （2）找到实验箱脉冲信号源中 Sc，S 1两个不同频率的信号，接到数据选 择器任意 2 个输入端，将选择端置位，使输出端可分别观察到 Sc ，S 1信号。 （3）分析上述实验结果并总结数据选择器作用并画出波形。 接电平开关 接电平显示 表 3.2 选择端 输入端 输出控制 输出 A1 A0 D0 D1 D2 D3 SQ X X X X X X H L L L
17、 X X X L L L H X X X L L H X L X X L L H X H X X L H L X X L X L H L X X H X L H H X X X L L H H X X X H L 图 3-2 16 四、实验报告 1. 画出实验要求的波形图。 2. 画出实验内容 2、3 的接线图。 3. 总结译码器和数据选择的使用体会。 17 实验四 触发器 一、实验目的 1. 熟悉并掌握 R-S、D、JK 触发器的特性和功能测试方法。 2. 学会正确使用触发器集成芯片。 3. 了解不同逻辑功能 FF 相互转换的方法。 二、实验仪器及材料 1. 实验仪器设备：双踪示波器、数字万
18、用表、数字电路实验箱 2. 器件 74LS00 二输入端四与非门 1 片 74LS74 双 D 触发器 1 片 74LS76 双 J-K 触发器 1 片 三、实验内容及步骤 1. 基本 RS 触发器功能测试： 两个 TTL 与非门首尾相接构成的基本 RS 触发器的电路。如图 5.1 所 18 示。 （1）试按下面的顺序在 S R 端加信号： =0 =1dSd =1 =1 =1 =0dd =1 =1SR 观察并记录触发器的 Q、Error!端的状态， 将结果填入下表 4.1 中，并说明在上述各种输入 状态下，RS 执行的是什么逻辑功能？ 表 4.1dSdR Q 逻辑功能 0 1 1 1 1 1
19、0 1 （2） 端接低电平， 端加点动脉冲。dSdR （3） 端接高电平， 端加点动脉冲。 （4）令 , 端加脉冲。dd 记录并观察（2） 、 （3） 、 （4）三种情况下，Q、Error!端的状态。从中你 能否总结出基本 RS 的 Q 或 Error! 端的状态改变和输入端 、 的关系。dSR （5）当 、 都接低电平时，观察 Q、Error! 端的状态，当 、dSR dS 同时由低电平跳为高电平时，注意观察 Q、Error!端的状态，重复 35 次dR 看 Q、Error!端的状态是否相同，以正确理解“不定” 状态的含义。 2. 维持-阻塞型 D 触发器功能测试 图 4.1 基本 RS 触
20、发器电 路 19 双 D 型正边沿维持阻塞型触发器 74LS74 的逻辑符号如图 4.2 所示。 图中 、 端为异步置 1 端，置 0 端dSR （或称异步置位，复位端） ，CP 为时钟脉冲端。 试按下面步骤做实验： （1）分别在 、 端加低电平，观察dSR 并记录 Q、Error!端的状态。 （2）令 、 端为高电平，D 端分别d 接高，低电平，用点动脉冲作为 CP，观察并记录当 CP 为 0、 、1、 时 Q 端状态的变化。 （3）当 1、CP0（或 CP1） ，改变 D 端信号，观察 Q 端的dSR 状态是否变化？ 整理上述实验数据，将结果填入下表 4.2 中。 （4）令 1，将 D 和
21、Error!端相连，CP 加连续脉冲，用双踪示dS 波器观察并记录 Q 相对于 CP 的波形。 表 4.2 dSRCP D Qn Qn+1 00 1 X X 1 01 0 X X 1 01 1 0 1 01 1 1 1 01 1 0（1） X 1 图 4.2D 逻辑符号 20 CP Q 3. 负边沿 J-K 触发器功能测试 双 JK 负边沿触发器 74LS76 芯片的 逻辑符号如图 4.3 所示。 自拟实验步骤，测试其功能，并将结 果填入表 4.3 中，若令 JK1 时，CP 端 加连续脉冲，用双踪示波器观察 QCP 波 形，试将 D 触发器的 D 和Error!端相连时观 察 Q 端和 CP
22、 的波形并与相比较，有何异同点？ 4. 触发器功能转换 （1）将 D 触发器和 J-K 触发器转换成 T 触发器，列出表达式，画出实验 电路图。 （2）接入连续脉冲，观察各触发器 CP 及 Q 端波形，比较两者关系。 JK T CP Q D T CP Q 图 4.3 J-K 逻辑符号 21 （3）自拟实验数据表并填写之。 表 4.3 dSdRCP J K Q Qn+1 0 1 X X X X 1 0 X X X X 1 1 0 X 0 1 1 1 X 0 1 1 X 0 1 1 1 X 1 1 四、实验报告 1. 整理实验数据并填表。 2. 写出实验内容 3、4 的实验步骤及表达式。 3. 画
23、出实验 4 的电路图及相应表格。 4. 总结各类触发器特点。 22 实验五 时序电路（计数器、移位寄存器） 一、实验目的 1. 掌握常用时序电路分析，设计及测试方法。 2. 训练独立进行实验的技能。 二、实验仪器及材料 1. 实验仪器设备：双踪示波器、数字万用表、数字电路实验箱 2. 器件 74LS112 双 J-K 触发器 2 片 74LS175 四 D 触发器 1 片 74LS10 三输入端三与非门 1 片 74LS00 二输入端四与非门 1 片 23 三、实验内容及步骤 1. 异步二进制计数器 （1）按图 5.1 接线。将 J=K=1 （2）由 CP 端输入单脉冲，测试并记录 Q1Q 4
24、，端状态及波形。 （3）试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验 并记录。 2. 异步二一十进制加法计数器 （1）按图 5.2 接线。 QA、Q B、Q C、Q D4 个输出端分别接发光二极管显示，复位端 R 接入单脉冲， 置位端 S 接高电平“1” ，CP 端接连续脉冲。 （2）在 CP 端接连续脉冲，观察 CP、Q A、Q B、Q C、Q D 的波形。 （3）将上图改成一个异步二一十进制减法计数器，并画出 CP、Q A、Q B、Q C、Q D 的波形。 图 5.1 24 CP Q1 Q2 Q3 Q4 图 5.2 25 3. 自循环移位寄存器环形计数器。 （1）按图 5.
25、3 接线，将 A、B、C、D 置为 1000.用单脉冲计数，记录各 触发器状态。 改为连续脉冲计数，并将其中一个状态为“0”的触发器置为“1” （模拟 干扰信号作用的结果） ，观察记数器能否正常工作，分析原因。 （2）按图 5.4 接线，与非门用 74LS10 三输入端三与非门重复上述实验， 对比实验结果，总结关于自启动的体会。 图 5.3 图 5.4 26 四、实验报告 1. 画出实验内容要求的波形及记录表格。 2.总结时序电路特点。 27 实验六 组合逻辑电路的设计和逻辑功能验证 一、实验目的 1. 掌握组合逻辑电路的设计方法。 2. 学会使用集成电路的逻辑功能表。 二、实验仪器及材料 1
26、. 数字电路实验箱、双踪示波器、数字万用表。 2. 元器件： 双输入与门 CD4081 1 片 四异或门 CD4070 2 片 四位数值比较器 CD4063 1 片 三、注意事项及说明 1. CMOS 门电路的电源电压为+3V+15V，有些可达 18V，实验前应先验证 或调整正确，才可给门电路通电，本实验可选+5V 供电。 2. 门电路的输出端不可直接并联，也不可直接联连电源+5V 和电源地， 否则将造成门电路永久性损坏。 3. CMOS 集成电路的多余输入端不可悬空。 4. 实验时应认真检查，仅当各条联线全部正确无误时，方可通电。 四、实验内容、原理及步骤 （1）设计一个一位比较器（大、同、
27、小）的组合电路并验证其逻辑功能。 28 （2）验证四位数值比较器的逻辑功能。 （3）设计一个八位二进制奇偶检测器的组合电路并验证其逻辑功能。 （4）设计一个两位二进制数比较器（大、同、小）的组合电路（选做） 。 CD4081 为四双输入与门；CD4070 为四异或门，CD4063 为四位数值比较 器，它们均为 CMOS 集成电路。图 6-1 为上述三种集成电路的引脚功能描述。 图 6.1 1. 一位（大、同、小）比较器的设计及其逻辑功能的验证 根据命题要求列真值表 设 A、B 为两个二进制数的某一位，即比较器的输入，M、 G、L 为比较器 的输出，分别表示两个二进制数比较后的大、同、小结果，其
28、逻辑功能真值表 见表 6-1. 写表达式 根据表 6-1 的真值表，并为了减少门电路的种类，我们做如下的运算： 同 BAABG 大 )()(M 小 L X1 画逻辑图 根据上述表达式，读者可用两个异或门和两个与门实现上述的大、同、 小比较器，并将逻辑图画在表 6-1 右边的空白处。 29 实验验证 选 CD4081、CD4070 各一片，按所画逻辑原理图联线，检查无误后接通电 源。当输入端 A、B 为表 6-1 的情况时，用三只 LED 发光管，分别监视输出端 M、G、L 的逻辑状态，验证逻辑功能的正确性。当输出高电平时，LED 发光管 亮，表示逻辑值为“1” ，当输出低电平时，LED 发光管
29、灭，表示逻辑值为“0” ， 实验完毕后断开电源。 表 6-1 一位比较器真值表 输入 输出 A B M G L 说 明 0 0 0 1 0 A = B 0 1 0 0 1 A B 1 1 0 1 0 A = B 2. 四位数值比较器逻辑功能的验证 引脚和功能描述 CD4063 为 CMOS 四位二进制数值比较器集成电路，十六引脚双列直插式封 装，所有功能引脚分三类：比较输入端、级联输入端和输出端。比较输入端实 现本级两组四位二进制数的比较；级联输入端则是为实现多级芯片的相互级联 所设，当仅使用一级比较时，可将 AB 三个级联输入端，分别接 “0”、 “1”、 “0”；输出端则为两组四位二进制数
30、的比较输出，有小、相等和大 三种结果。其引脚描述见图 6-1，逻辑功能见表 6-2. 按上述的引脚和功能描述，联接好验证四位数值比较器逻辑功能的实 验电路，检查无误后接通电源。当输入为表 6-3 的情况时，用三只 LED 发光管， 分别监视其输出端 L、G、M 的逻辑状态，验证逻辑功能的正确性国。并将结果 记录表 6-3 中，实验完毕后断开电源。 30 表 6-2 四位数值比较器简化逻辑功能表 输 入 比较输入端 级联输入端 输出 A3 B3 A2 B2 A1 B1 A0 B0 AB AB A3B3 X X X A3=B3 A2B2 X X A3=B3 A2=B2 A1B1 X A3=B3 A
31、2=B2 A1=B1 A0B0 X X X X X X X X X X X X L L H L L H L L H L L H A3=B3 A2=B2 A1=B1 A0=B0 A3=B3 A2=B2 A1=B1 A0=B0 A3=B3 A2=B2 A1=B1 A0=B0 L L H L H L H L L L L H L H L H L L A3=B3 A2=B2 A1=B1 A0CD AB=CD ABCD ABCD ABCD AB=CD 33 画逻辑图 根据上述表达式，读者可自行画出比较器的逻辑图，并验证其逻辑功能。 五、实验报告和要求 根据实验结果，整理实验数据，写出实验报告，并思考下列问
32、题： 1. 怎样利用四位数值比较器芯片设计一简易电子密码锁？ 2. 怎样利用四位数值比较器及其辅助芯片设计一简易电梯升降自动判别电路？ 34 35 实验七 D/A、A/D 转换器 一、实验目的 1. 了解 D/A 和 A/D 转换器的基本结构和性能。 2. 熟悉 D/A 和 A/D 转换器的典型应用。 二、实验仪器及材料 1. 实验仪器设备：双踪示波器、数字万用表、数字电路实验箱 2. 器件 DAC0832 1 片 ADC0809 1 片 741 1 片A 三、实验原理 在数字电子技术很多应用场合往往需要把模拟量转换成数字量，或把数 字量转成模拟量，完成这一转换功能的转换器有多种型号，使用者借
33、助于手册 提供的器件性能指标及典型应用电路，可正确使用这些器件。本实验采用大规 模集成电路 DAC0832 实现 D/A（数/模）转换，ADC0809 实现 A/D（模/数）转 换。 1. D/A 转换器 DAC0832 DAC0832 是采用 CMOS 工艺制成的电流输出型 8 位数/模转换器，引脚排 列如图 4-36 所示，各引脚含义为： 36 ：数字信号输入端， MSB， LSB。0D77D0 ILE：输入寄存器允许，高电平有效。 CS:片选信号，低电平有效，与 ILE 信号合起来共同控制 是否起作1WR 用。 ：写信号 1，低电平有效，用来将数据总数的数据输入锁存于 8 位1WR 输入
34、寄存器中， 有效时，必须使 和 ILE 同时有效。CS :传送控制信号，低电平有效，用来控制 是否起作用。XFE2R ：写信号 2，低电平有效，用来将锁存于 8 位输入寄存器中的数字2R 传送到 8 位 D/A 寄存器锁存起来，此时 WFER 应有效。 :D/A 输出电流 1，当输入数字量全为 1 时，电流值最大。1OUTI ：D/A 输出电流 2。2 ：反馈电阻。DAC832 为电流输出型芯片，可外接运算放大器，将电fbR 流输出转换成电压输出，电阻 是集成在内的运算放大器的反馈电阻，并将fbR 其一端引出片外，为在片外连接运算放大器提供方便。当 的引出端（脚fLR 9）直接与运算放大器的输
35、出端相连接，如图 4-37 所示，而不另外串联电阻时， 则输出电压如式（4.1.12）所示。 （4.1.12）i niREFdV2100 :基准电压，通过它将外加高精度的电压源接至 T 型电压网络，电REF 压范围为（-10+10）V，也可以直接向其他 D/A 转换器的电压输出端。 :电源，电压范围（+5+15）V。C AGND：模拟地。 DGND：数字地。 37 A/D 转换器 ADC0809 ADC0809 是采用 CMOS 工艺制成的 8 位逐次渐近型模/数转换器，引脚排 列，如图 438 所示。各引脚含义为： ：8 路模拟量输入端。0IN7 ：地址输入端。012A、 38 ALE:地址
36、锁存允许输入信号，应在此脚施加正脉冲，上升沿有效，此时 锁存地址码，从而选通相应的模拟信号通道，以便进行 A/D 转换。 START：启动信号输入端，应在此脚施加正脉冲，当上升沿到达时，内部 逐次逼近寄存器 START 复位，在下降沿到达后，开始 A/D 转换过程。 EOC：转换结束输出信号（转换结束标志） ，高电平有效，转换在进行中 EOC 为低电平，转换结束 EOC 自动变为高电平，标志 A/D 转换已结束。 OVTEN（OE）：输入允许信号，高电平有效，即 OE=1 时，将输出寄存器 中数据放到数据总线上。 CP：时钟信号输入端，外接时钟脉冲，时钟频率一般为 640 。REF(+)、RE
37、F(-):基准电压的正极和负极。一般 （+）接+5VZKHREFV 电源， （-）接地。REFV :数字信号输出端 MSB、 LSB7D07D0 ADC0809 通过引脚 输入 8 路单边模拟输入电压，ALE 将 3 位地0IN 址线 进行锁存，然后由译码电路选通 8 路中某一路进行 A/D 转换，012A、 、 地址译码与输入选通关系如表 418 所示。 表 4-18 ADC0809 地址译码与输入选通关系 被选模拟通道 地 址2A1A0A0IN123I4 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 0 39 5IN671 1 1 1 0 1 四、实验内容及步骤 1.
38、 用 DAC0832 及运算放大器 741 组成 D/A 转换电路A 按图 4-37 连接实验电路，输入数字量由逻辑开关提供，输出模拟量用数 字电压表测量。片选信号 (脚 1)、写信号 (脚 2)、写信号 (脚CS1WR2R 18)、传送控制信号 （脚 17）接地；基准电压 （脚 8）及输入寄XEFREFV 存器允许 ILE（脚 19）接+5V 电源； (脚 12)接运算放大器 741 的反2OUTI A 相输入端 2 及同相输入端 3； (脚 9)通过电阻（或不通过）接运算放大器fb 输出端 6。 a. 调零。 全置 0，调节电位器 使 741 输出为零。0D7PR b. 按表 4-19 输
39、出数字量，测量相应的输出模拟量 ,记入表中右方0V 输出模拟电压处。 表 4-19 用 DAC0832 及运算放大器 组成 D/A 转换昌路功能测试表741A A/D 转换 D/A 转换 输入数字量 输出模拟量 V/0 输入模拟量 Vi/输出数字量7D654321D0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 40 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 2.
40、 A/D 转换器 按图 4-39 连接电路，输入模拟量接 0+5V 直流可调电源（自己设计） ， 输出数字量接 01 指示器。 将三位地址线（脚 23、24、25）同时接地，因而选通模拟输入 （脚0IN 23）通道进行 A/D 转换；时钟信号 CLOCK（脚 10）用 f=1kHz 连续脉冲源；启 动信号 SRART（脚 6）和地址锁存信号 ALE（脚 22）相连于 P 点，接单次脉冲； 参考电压 （+） （脚 12）接+5V 电源， （-） （脚 15）接地；输出允许REFVREFV 信号 OE（脚 9）固定接高电平。 a.测试脚 6（ALE） 、脚 22（START） 、脚 7（OE）的功
41、能 测试脚 6、脚 7 连接于 P 点，接单次脉冲源，调节输入模拟量为某值， 按一下 P 端单脉冲源按钮，相应的输出数字量便由 01 指示器显示出来，来 完成一次 A/D 转换。 断开 P 点与单脉冲源间连线，将 ALE、START 与 EDC 端连接在一起如图 4-39 中虚线所示，则电路处于自动状态，观察 A/D 转换器的工作情况。 41 b. 令电路片于自动转换状态 调节输入模拟量 ，记入表 4-19 在左方输入模拟电压处。iV 五、实验报告 整理实验数据，分析实验结果。 六、预习要求 复习 D/A、A/D 转换器部分内容。 42 实验八 555 时基电路的应用 一、实验目的 1. 掌握
42、 555 时基电路的结构和工作原理，学会对此芯片的正确使用。 2. 学会分析和测试用 555 时基电路构成的多谐振荡器，单稳态触发器， 旋密特触发器等三种典型电路。 二、实验仪器及材料 1. 实验仪器设备：双踪示波器、数字万用表、数字电路实验箱 2. 器件 NE556， （或 NE555 二片）双时基电路 1 片 二极管 1N4148 2 只 电位器 22K，1K 2 只 电阻、电容 若干 扬声器 一支 三、实验原理 本实验所用的时基电路芯片为 NE556，同一芯片上集成了二个各自独立 的 555 时基电路，图中各管脚的功能简述如下： TH-高电平触发端：当 TH 端电平大于 2/3V ，输出
43、端 OUT 呈低电平，DIS 端导通。 -低电平触发端：当 端电平小于 1/3V 时，OUT 端呈现高电平，DISTRTR 43 端关断。 -复位端： 0，OUT 端输出低电平，DIS 端导通。R VC-控制电压端：VC 接不同的电压值可以改变 TH， 的触发电平值。TR DIS-放电端：其导通或关断为 RC 回路提供了放电或充电的通路。 OUT-输出端。 VCC-接正电源端。 GND-接地端。 表 8.1 TH TROUT DIS X X L L 导通cV32c31 H L 导通cc H 原状态 原状态c32c31 H H 关断 556 芯片的管脚功能如图 8.1 所示，内部结构简图如图 8
44、.2 所示。 （1）按图 8.3 接线，可调电压取自电位器分压器。 （2）按表 8.1 逐项测试其功能并记录。 四、实验内容及步骤 1. 555 时基电路构成的多谐振荡器电路 图 8.1 44 图 8.4 555 定时器构成的多谐振荡器 图 8.3 测试接线图 图 8.2 时基电路内部结构图 图 45 （1）按图 8-4 接线。 （2）用示波器观察并测量 OUT 端波形的频率和理论估算值比较，算出频 率的相对误差值。 （3）若将电阻值改为 ， ，电容 C 不变，上述的KR15102 数据有何变化？ （4）根据上述电路的原理，充电回路的支路是 ,放电回路的支路12R 是 ，将电路略作修改，增加一
45、个电位器 RW ，和两个引导二极管，构成12CR 图 8.5 所示的占空比可调的多谐振荡器。 其点空比 q 为 21 调节 RW的阻值，可改变 q 值。 合理选择元件参数（电位器选用 22K ）,使电路的占空比 q0.2，且 正脉冲宽度为 0.2Ms。 调试电路，测出所用元件的数值，估算电路的误差。 3. 555 构成的单稳态触发器 图 8.6 单稳态触发器 图 8.5 占空比可调多谐振荡器电路 46 （1）按图 8.6 接线，图中 ， 输入频率约为 10KHZ 左右的KR102FC1 方波时，用在器示波器观察 OUT 端相对于 的波形，并测出输出脉冲的宽度V TW （2）调节 R 频率，分析
46、并记录观察到的 OUT 端波形的变化。1V （3）若输出脉冲 TW=20US，怎样调整电路参数，记录各有关参数值。 3. 应用电路 图 8.8 所用 555 的两个时基电路构成低频对高频调制的救护车警铃电路。 （1）参考实验内容 2 确定图 8.8 中未定元件参数 （2）按图接线，注意扬声器先不接 （3）用示波器观察输出波形并记录 （4）接上扬声器，调整参数声响效果满意。 （5）本实验所使用的电器电压 V0+5V 五、实验报告 1、按实验内容的要求整理实验数据。 图 8.8 救护车警铃电路 47 2、按实验内容的要求计算出相关电路的元器件参数。 3、画出实验内容 2、3 中的相应波形。 48
47、实验九 集成电路多种计数器综合应用 一、实验目的 1. 熟悉集成计数器逻辑功能和各控制端作用。 2. 掌握计数器使用方法。 二、实验仪器及材料 1. 实验仪器设备：双踪示波器、数字万用表、数字电路实验箱 2. 器件 74LS290 二一五十进制计数器 2 片 共阴 LED 数字显示管 2 只 三、实验内容及步骤 1. 集成计数器 74LS290 功能测试。 74LS290 是二一五一十进制异步计数器，逻辑简图为图 6.1 所示。 74LS290 具有下述功能： 49 直接置 0（R 0(1),R0(2)=1）,直接置（S 0(1),S0(2)=1） 二进制计数（CP 1输入 QA输出） 五进制计数（CP 1输入 QA QB QC输出） 十进制计数（两种接法如图 6.2A、B 所示） 按芯片引脚图分别测试上述功能，并填入表 6.1、表 6.2、表 6.3 中。 2. 计数器级连 分别用 2 片 74LS290 计数器级连成二一五混合进制、十进制计数器。 （1）画出连线电路图。 （2）按图接线，并将输出端接到 LED 数码显示器的相应输入端，用单脉 冲作为输入脉冲验证设计是否正确。 （3）画出四位十进制计数器连接图并总结多级计数级连规律。 74LS290Q0Q1Q2Q3S9AS9BR0AR0BCP0CP1 74LS290Q0Q1Q2Q3S
