1、精品文档就在这里-各类专业好文档，值得你下载，教育，管理，论文，制度，方案手册，应有尽有- 课程： 计算机组成原理 一、单项选择题每小题2分，共计40分1、不属于冯诺依曼机工作基本方式特点的是（ ）。A 指令和数据用二进制表示 B 按地址访问并顺序执行指令C 以运算器为中心 D 以存储器为中心2、 在机器数（ ）中，零的表示形式与真值的绝对值相同。A 原码 B 补码 C 移码 D 反码3、执行指令由（ ）部件来实现。A 控制单元 B 指令寄存器 C 程序计数器 D 通用寄存器4、当前的CPU由（ ）组成。A 控制器 B 控制器、运算器、cacheC 运算器、主存 D 控制器、ALU、主存5、定
2、点数补码加法运算中，（ ）时表示数据发生了溢出。A 双符号位相同 B 双符号位不同C 正负相加 D 两个负数相加6、在集中式总线仲裁中，（ ）方式对电路故障最敏感。A 菊花链B 独立请求C 计数器定时查询 D 分布式仲裁7、 CPU中跟踪指令后继地址的寄存器是（ ）。 A 地址寄存器B 数据寄存器 C 程序计数器 D 指令寄存器8、计算机硬件能直接执行的只有（ ）。A 符号语言 B 机器语言 C 汇编语言 D 机器语言和汇编语言9、流水线中造成控制相关的原因是执行（ ）指令而引起。A 转移 B 访内 C 算逻 D 传送10、以下说法正确的是（ ）。A 每条指令由一条微指令来执行B 每条指令由一
3、段微程序来执行C 每条微指令由一条机器指令来执行D 每个微程序由若干条机器指令组成11、下面哪种寻址方式在指令执行阶段不访存（ ）。A 直接寻址 B 立即寻址C 隐含寻址 D 间接寻址12、定点8位二进制数，采用补码表示时，数的表示范围是（ ）。A -128127 B -129128 C -127+127 D -128+12813、某DRAM芯片，其存储容量为10248位，该芯片的地址线和数据线的数目是（ ）。A 8，512 B 512，8 C 10，8 D 10，414、在定点二进制运算器中，减法运算一般通过（ ）来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进
4、制加法器D 补码运算的二进制加法器15、 主存贮器和CPU之间增加cache的目的是（ ）。A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大CPU中通用寄存器的数量D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量16、双端口存储器在（ ）情况下会发生读/写冲突。 A 左端口与右端口的地址码不同 B 左端口与右端口的地址码相同 C 左端口与右端口的数据码不同 D 左端口与右端口的数据码相同17、以下四种类型指令中，执行时间最长的是（ ）。A.RR型指令 B.RS型指令 C.SS型指令 D.程序控制指令18、发生中断请求的条件是（ ）。A一条机器指令执行结束 B 一次I/O
5、操作结束C 机器内部发生故障 D 一次DMA操作结束19、周期挪用方式常用于（ ）方式的输入/输出中 。A DMA B 中断 C 程序传送 D 通道20、当采用（ ）对设备进行编址情况下，不需要专门的I/O指令组。A统一编址法 B单独编址法C两者都是 D两者都不是二、简答题第4题6分，第5题4分，其余每题5分，共计30分1、现代计算机系统如何进行多级划分？2、简述cache的基本工作原理？3、简述指令取指周期中CPU内部的动作流程？4、简述总线接口具有哪些功能？5、简述外围设备和CPU之间信息交换的四种方式及其主要思想？6、简述向量地址和入口地址的区别？三、计算题1-4题每题5分，第5题10分
6、，共计30分1、设已知x= -0.1011，y= 0.1101，采用加减交替法计算x/y原。2、设x=2-101*(-0.101000)，y=2-100*(+0.111011)，假设阶符取2位，阶码的数值部分取3位，数符取2位，尾数的数值部分取6位，求x-y。3、某计算机字长为32位，主存容量为64M字，采用单字长单地址指令，共有40条指令。试采用直接、立即、变址、相对4种寻址方式设计指令格式。4、假设总线的时钟频率为100MHz，总线的传输周期为4个时钟周期，总线的宽度为32位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？5、It is assumed that the m
7、ain memory capacity is 512K*16 bit, cache capacity is 4096*16 bit, the block size is 4 words, and each word is 16 bit, memory access address is word address.(1)If we use direct mapping mode, please design the address format of main memory.(2)If we use fully associative mapping mode, please design th
8、e address format of main memory.(3) If we use two-way set-associative mapping mode, please design the address format of main memory.(4)Now the main memory capacity is 512K*32 bit, the block size remains unchanged, if we use four-way set-associative mapping mode, please design the address format of m
9、ain memory.答案及评分标准一、单项选择题每小题2分，共计40分1-5 D B A B B 6-10 A C B A B 11-15 B A C D A 16-20 B C A A A 二、简答题第4题6分，第5题4分，其余每题5分，共计30分1、现代计算机系统如何进行多级划分？第一级是微程序设计级，它是硬件级，由机器指令直接执行微指令。（1分）第二级是一般机器级，由程序解释机器指令系统。（1分）第三级是操作系统级，由操作系统实现。（1分）（4）第四级是汇编语言级，为程序员提供一种符号形式语言，减少程序编写的复杂性。（5）第五级是高级语言级，面向用户，方便用户编写应用程序。（1分）2、
10、简述cache的基本工作原理？（1）CPU和cache之间的数据交换以字为单位，cache与主存之间的数据交换以块为单位。当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。（1分）（2）cache控制逻辑依据地址判断此字是否在cache中，若是则将此字传送给CPU。（1分）（3）若不是，则利用主存读周期将此字从主存读出送到CPU。（1分）（4）同时，将含有这个字的整个数据块从主存读出送到cache中。（1分）3、简述指令取指周期中CPU内部的动作流程？程序计数器PC中装入第一条指令地址。（1分）PC的内容被放到指令地址总线上，对指存译码并启动读命令。（1分）从地址读出指令并通
11、过指令总线装入IR。（1分）PC内容加1，为取下一条指令做准备。（1分）IR中的操作码被译码，CPU识别出指令。（1分）4、简述总线接口具有哪些功能？控制：靠指令信息控制外围设备的动作。（1分）缓冲：补偿各种设备在速度上的差异。（1分）状态：监视外围设备的工作状态并保存状态信息。（1分）转换：完成数据转换，以便于数据在外设和CPU之间正确传送。（1分）整理：完成特殊功能，如修改字计数器。（1分）（6）程序中断：当外设向CPU请求某种动作时，产生中断请求信号到CPU。（1分）5、简述外围设备和CPU之间信息交换的四种方式及其主要思想？程序查询方式，数据在CPU和外设之间的传送在CPU主动控制下进
12、行的；（1分）程序中断方式，中断发生时CPU暂停现行程序转向中断服务程序；（1分）DMA方式，直接存储器存取，DMA控制器控制内存和外设之间的数据传送，整个传送过程不需要CPU参与；（1分）通道方式，通道统一管理外设和外设与内存之间的数据传送。（1分）6、简述向量地址和入口地址的区别？（1）CPU响应中断时，由硬件产生一个固定的地址，该地址为向量地址。（2分）（2）向量地址指出每个中断源设备的中断服务程序入口地址，该方法叫做向量中断。（2分）（3）每个中断源分别有一个中断服务程序，每个中断服务程序又有自己的向量地址。（1分）三、计算题1-4题每题5分，第5题10分，共计30分1、设已知x= -
13、0.1011，y= 0.1101，采用加减交替法计算x/y原。解：x原=1.1011，x*=0.1011，y原=0.1101，y*=0.1101，-y*补=1.0011（1分）列表求解，逻辑左移4次，过程略。（4分）最后结果为x/y原=1.1101。2、设x=2-101*(-0.101000)，y=2-100*(+0.111011)，假设阶符取2位，阶码的数值部分取3位，数符取2位，尾数的数值部分取6位，求x-y。解：x补=11,011；11.011000，y补=11,100；00.111011（1分）（1）对阶。j=-1，x的尾数右移一位，阶码加1，x补=11,100；11.101100.（
14、1分）（2）求和。x-y补=11,100；10.110001.（1分）（3）规格化。右规后x-y补=11,101；11.011000(1)。（1分）（4）舍入处理。采用0舍1入法。x-y补=11,101；11.011001.（1分）3、某计算机字长为32位，主存容量为64M字，采用单字长单地址指令，共有40条指令。试采用直接、立即、变址、相对4种寻址方式设计指令格式。解：40条指令至少需要操作码字段6位，剩下的长度为26位。主存容量为64M字，寻址方式有4种，寻址字段2位，格式如下：（1分）31 26 25 24 23 0操作码OPXDX=00，直接寻址，有效地址E=D。（1分）X=01，立即
15、寻址，D字段为立即数。（1分）X=10，变址寻址，有效地址E=（RX）+D （可寻址64M个存储单元）。（1分）X=11，相对寻址，有效地址E=（PC）+D （可寻址64M个存储单元）。（1分）RX为变址寄存器（32位），PC为程序计数器（32位），位移量D可正可负。4、假设总线的时钟频率为100MHz，总线的传输周期为4个时钟周期，总线的宽度为32位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？解：根据总线时钟频率为100MHz，得1个时钟周期为1/100MHz=0.01us；（1分）总线传输周期为0.01us*4=0.04us；（1分）由于总线的宽度为32位=4B（字节）
16、；（1分）故总线的数据传输率为4B/(0.04us)=100MBps；（1分）若想提高一倍数据传输率，可以在不改变总线时钟频率的前提下，将数据线的宽度改为64位，也可以仍保持数据宽度为32位，但使总线的时钟频率增加到200MHz。（1分）四、综合应用题（每题各10分，共计10分，09网工1-5班做第1题，11网工（升）做第2题）1、假设主存容量为512K*16位，Cache容量为4096*16位，块长为4个16位的字，访存地址为字地址。（1）在直接映射方式下，设计主存的地址格式。（2）在全相联映射方式下，设计主存的地址格式。（3）在二路组相联映射方式下，设计主存的地址格式。（4）若主存容量为5
17、12K*32位，块长不变，在四路组相联映射方式下，设计主存的地址格式。解：（1）根据cache容量得到cache字地址为12位。根据块长为4，且访存地址为字地址，得字块内地址为2位，即b=2，且cache有4096/4=1024=210块，即c=10。根据主存容量512K=219字，得主存字地址为19位。在直接映射方式下，主存字块标记为19-12=7。（2分）（2）在全相联映射方式下，主存字块标记为19-b=19-2=17位。（2分）（3）根据二路组相联的条件，一组内有2块，cache共分1024/2=512=2q组，即q=9，主存字块标记为19-q-b=8位。（1分）（4）若主存容量为512
18、K*32位，块长不变，访存地址仍为字地址，则主存容量可写为1024K*16位，得主存地址为20位。由四路组相联，cache共分1024/4=256=2q组，即q=8。对应的主存字块标记为20-8-2=10位。（1分）（1）直接映射方式主存地址格式：（1分）主存字块标记（7位）Cache字块地址（10位）字块内地址（2位）（2）全相联映射方式主存地址格式：（1分）主存字块标记（17位）字块内地址（2位）（3）二路组相联映射方式主存地址格式：（1分）主存字块标记（8位）组地址（9位）字块内地址（2位）（4）四路组相联映射方式双字宽主存地址格式：（1分）主存字块标记（10位）组地址（8位）字块内地址
19、（2位）2、解：（1）根据Cache容量为4KB，Cache地址为12位。由于每字32位，则Cache共有4KB/4B=1K字。因每个字块16个字，故Cache有1K/16=64块。（3分）（2）根据主存容量512KB，主存地址为19位。由于每字32位，则主存共有512KB/4B=128K字。因每个字块16个字，故主存中共128K/16=8192块。（3分）（3）在直接映射方式下，Cache共有64块，主存共有8192块，因此主存的5,64+5,2*64+5，213-64+5块能映射到Cache的第5块中。（2分）（4）在直接映射方式下，主存地址字段中字块内地址为6位（4位表示16个字，2位表示每字32位），缓存64块，故缓存字块地址为6位，主存字块标记为7位。（2分）主存字块标记（7位）缓存字块地址（6位）字块内地址（6位）-精品 文档-
