《微机原理与接口技术》复习练习题与答案.doc

1、第 1 页 共 22 页 13 级 微机原理与接口技术复习练习题与答案 （韶关学院计算机科学学院 彭玄璋） 一、 填空题 1、 8086/8088 CPU 内部结构按功能分为两部分 ， 即 由 执行 单元和 总线接口 单元组成 。 2、若 CPU 的数据线宽度为 16 位，则它的字长为 16 位；地址线宽度为 20 位，则它的寻址空间为 1MB 。 3、 8086CPU 为了适应各种应用场合有两种工作模式，即是 最小模式 和 最大模式 。 4、 8086/8088CPU 复位后， CS 的内容为 0FFFFH ， IP 的内容为 0000H 。 5、 8086 的 16位标志寄存器包括 6 个

2、状态标志位和 3 个控制标志位。 6、计算机的 I/O 端口地址的编址方式有 统一编址 和 独立编址 ， 而 8086CPU 寻址外设 采用 独立 编址方式 。 7、 CPU 与外设间 有 4种 I/O 信息 传送方式， 即 无条件传送 、 查询传送 中断传送 、 直接存储器存取（ DMA） 。 8、 若某输出外设的 I/O 接中的数据端口地址为 100H，要将字节数据从 8086CPU输出到外设的指令是 MOV DX， 100H 和 OUT DX， AL 。 9、 响应可屏蔽中断 INTR 的条件是控制标志 IF= 1 。 10、若 8253 的某一计数器用于输出方波，该计数器的工作方式为

3、3 ；若该计数器输入频率为 100KHz，输出方波频率为 10KHz，则计数初值应设为 10 。 11、 串行通信协议分为 异步通信 和 同步通信 。 12、 波特率是指 单位时间内传送二进制数据的位数 。 13、 8088 组成的系统中，存储器分 若干 个不超过 64K 字节的段。 14、 当 8088CPU 的 INTR 端输入一个 高 电平时， 可屏蔽中断 获得了中断请求。 15、 8088 工作于最小工作模式时，控制总线由 CPU 本身 产生，工作于最大工作模式时，控制总线由 总线控制器 8288 产生。 16、 数据的并行 I/O 方式是以 字节或字 为单位进行传送；数据的串行 I/

4、O第 2 页 共 22 页 方式是以 位 为单位进行传送。 17、 从地址 /数据复用线中分离出地址信息需用逻辑芯片 锁存器 ，地址 /数据复用线中的双向数据传送需用逻辑芯片 双向缓冲器 。 18、 中断优先权管理的方法有 软件查询法 、 硬件菊 花链法 、 和 专用芯片法 。 19、 若 8253 的某一计数器用于输出方波，该计数器的工作方式为 3 ；若该计数器的输入频率为 100KHz，输出方波频率为 10KHz，则计数初值应设 置 为 10 。 20、 在 8259 初始化控制字中， ICW1 和 ICW2 为必写控制字， 21、 8237A 的四种工作方式为 单字节传送 、 块传送 、

5、 请求传送 、 级连方式 。 22、 ADC0809 是 逐次逼近 型 A/D 转换芯片，有 8 个模拟通道， 23、 串行通信 线路 有三种连接方式，即 单工方式 、 半双工方式 和 全双工方式 。 24、 8086CPU 时钟频率为 5MHZ 时，它的典型 总线周期 为 800ns。 CPU完成一次访问 MEM或 I/O端口操作所需要的时间 , 5MHZ,那么时钟周期就是 0.2us,一个总线周期（不包括Tw 的） =4*时钟周期 =o.8us=8*100ns 那么就是 0.8us 25、 可编程定时 /计数器 8253 内含 3 个计数器，每个计数器的三个引脚为 CLK 、 GATE 和

6、 OUT 。 分别称为计数器 0、计数器 1 和计数器 2，他们的 机构完全相同。每个计数器的输入和输出都决定于设置在 控制寄存器 中的控制字，互相之间工作完全独立。每个计数器通过三个引脚和外部联系，一个为 时钟输 入端 CLK，一个为门控信号输入端 GATE，另一个为输出端 OUT。 26、 8255 有多种工作方式， A 口有 3 种工作方式， B 口有 2 种工作方式，C 口有 1 种工作方式。 8255A 有 3 种基本的工作方式：方式 0 基本输入输出 方式，适用于不需要用应答信号的简单输入输出场合；方式 1 选通输入输出方式，适用于必须在联络信号控制下才能完成的 I/O 操作；方式

7、 2 双向总线 I/O 方式，适用于双向总线方式。 端口 A 可工作于：方式 0、 1、 2； 端口 B 可工作于：方式 0， 1； 端口 C 可工作于：方式 0。 第 3 页 共 22 页 27、 8086CPU 寻址外设为独立编址方式，使用专门的 I/O 指令为 IN 以及 OUT 。 28、 总线是 连接多个装置或功能部件的一组公共信号线 。 29、 8259 有 高电平 和 边沿 两 种触发方式。 30、 根据中断请求来自外部或来自内部，中断分为 硬件中断 和 软件中断 。 31、 某微机系统采用一块 8253 芯片，时钟频率为 1MHz。若要求通道 0 工作于方式 3，输出的方波周期

8、为 0.5ms，则 计数值 应设定为 _500_，通道控制字应设定为 _36H_或 37H _。 500， 00110111B 32、 8086 的中断向量表位于内存的 _00000H 003FFH_区域，它可以容纳 _256_个中断向量， 每一个向量占 _4_ _ 个字节。 中断向量是中断服务程序的入口地址。将所有中断 向量集中放在一起，形成中断向量表。 8086 系统有 256 个类型的中断源。每个类型对应一个中断向量 ,一个 中断向量由四个字节组成 ： 2 个高地址字节：存放中断服务程序的代码段的段值； 2 个低地址字节：存放中断服务程序的偏移地址。中断向量表放在内存的地段地址 0 单元

9、开始的单元 :00000H03FFFH。 33、 若 8086 CPU 引脚状态是 M/ =1， =1， =0，则此时执行的操作是 _存储器的写操作 。 WR/（ write）：写信号，输出，低电平有效 , RD/（ read）：读信号，输出，三态，低电平有效。 34、 多 片 8259A 级联时，主片必须采用的嵌套方式 是 特殊全嵌套方式 。 35、 8251 芯片中设立了 _奇 /偶错 _、 _帧格式错 和 _溢出错 _三种出错标志 。 36、 8259A 共有 _ 7_个可编程的寄存器，它们分别用于接受 CPU 送来的 _初始化 命令字和 _操作 _命令字。 8259A 是专门为了对 8

10、085A 和 8086/8088 进行中断控制而设计的芯片，它是可以用程序控制的中断控制器。单个的 8259A 能管理 8级向量优先级中断。 37、 8086CPU 的 MXMN/ 引脚的作用是 _决定 CPU 工作在什么模式 (最小 /最大 )_。 38、 8086 中引脚 BHE 信号有效的含义表示 _高 8 位数据线 D15D8 有效 _。 39、 一个串行 异步通信的 字符 格式 由一个起始位， 7 个数据位，一个奇偶效验位和一个停止位构成，若每秒传送 240 个字符，则数据传送的波特率是 _2400Bd_，第 4 页 共 22 页 传送每位信息所占用的时间是 _0.417ms_ 1

11、个字符 =1 起始位 +7 数据位 +1 奇偶校验 +1 停止 =10bits,240*10=2400bits/s ,1/2400=0.000417 40、 CPU 在执行 IN AL， DX 指令时， M/ 引脚为 低 电平， 为 低 电平。 CPU 读取 AL 的内容相当对外设写操作既 WR 有效位高电平 1， RD 读操作相反低电平 0. 41、 汇编指令通常包括 操作码 和 操作数 两部分。 二、 单项选择题 1、 8086/8088CPU 与慢速的存储器或 I/O 接口之间为了使速度能匹配，有时需要在（ C ）状态之间插入若干个等待周期 TW 。 A、 T1和 T2； B、 T2和

12、T3 ； C、 T3和 T4； D、随机。 2、在并行可编程电路 8255 中， 8 位的 I/O 端口共有（ C ）。 A、 1 个； B、 2 个； C、 3 个； D、 4 个。 3、可编程定时 /计数器电路 8253 的工作方式共有（ D ）。 A、 3种； B、 4种； C、 5种； D、 6种。 4、 8086 系统中外设请求总线控制权是通过控制线（ C ）。 A、 NMI； B、 TEST； C、 HOLD； D、 INTR。 5、 可用作 总线 控制器的接口芯片是（ C ）。 A、 8255； B、 8251； C、 8288； D、 8237A。 6、 PC/XT 机的有效

13、I/O 端口地址范围是（ B ）。 A、 0 0FFH； B、 0 3FFH ； C、 0 FFFFH； D、 0 FFFFFH。 7、 当微机系统工作在 DMA 方式时，该系统的地址信号是由（ B ）提供的。 A、 微处理器 ； B、 DMA 控制器 ； C、 中断控制器 ； D、 总线控制器 。 8、 中断号 为 16H 的 中断 向量 在 中断向量表的首址为（ A ）。 A、 58H； B、 60H； C、 62H； D、 64H。 16H*4H=00010110*100=00 0101 1000=058H 9、 8259 的中断屏蔽寄存器为（ B ）。 IMR 被用作过滤被屏蔽的中断；

14、 IRR 被用作暂时放置未被进一步处理的 Interrupt；当一个 Interrupt 正在被 CPU 处理时，此中断被放置在 ISR 中。 第 5 页 共 22 页 A、 IRR； B、 IMR； C、 ISR； D、 都不是。 10、 DAC0832 是（ B ）位的数模转换芯片。 * D0 D7： 8 位数据输入线 A、 4； B、 8； C、 12； D、 16。 11、 8088CPU 工作在最小模式， ( D )引脚接 +5V. A. RDT/ B. WR C. DEN D. MXMN/ 12、 CPU 对存储器访问时，地址线和数据线的有效时间关系为（ B ）。 A.同时有效 B

15、.地址线先有效 C.数据线先有效 D.同时无效 13、 常用接口芯片 74LS245 是（ B ）。 A.锁存器 B.缓冲器 C.计数器 D.反相器 14、 通常一个外设的状态信息在状态端口内占有（ A ）位。 A.1 B.2 C.8 D.16 15、 通常 8088 CPU 在（ A ）时刻采样 READY 信号，若无效在 T3和 T4之间插入Tw。 A. T3下降沿 B.T2上升沿 C.T3上升沿 D.T4下降沿 16、 8088 CPU 中断优先级顺序为（ D ）。 A.NMI 中断、 INTR 中断、软中断 B.NMI 中断、软中断、 INTR 中断 C.软中断、 INTR 中断、 N

16、MI 中断 D.软中断、 NMI 中断、 INTR 中断 17、 若总线频率为 8MHz， 32 位数据传送， 总线带宽为（ C ）。 A.8MB/S B.16MB/S C.32MB/S D.64MB/S 18、 当微机系统工作在 DMA 方式时，该系统的地址信号是由（ B ）提供的。 A.微处理器 B.DMA 控制器 C.中断控制器 D.总线控制器 19、 分辨率为 16 位的 DAC 能给出满量程电压的（ D ） 分辨能力。 A.1 255 B.1 127 C.1 511 D.1 65535 20、 RS 232 标准定义的表示数据信号 逻辑“ 1”的电平为（ B ）。 A. 5V 15V

17、 间任一电压 B. 15V 5V间任一电压 C. 5V D.0V 21、 用 8259A 管理优先级时，当一个中断请求服务结束后，其中断源的优先级降为最低，其余中断源优先级也相应变化，这是一种（ A ）方式。 第 6 页 共 22 页 A自动循环 B完全嵌套 C特殊循环 D特殊屏蔽 22、 异步通信方式的时钟频率可以选择波特率的 ( D )倍四种之一。 A.1,2,4,5 B.1,8,16,32 C.2,16,32,64 D.1,16,32,64 23、 8255A 的方式选择控制字应写入 （ D ）。 A. A 口 B. B 口 C. C 口 D. 控制口 24、 两片 8259A 构成级联

18、方式的中断控制器 ,可连 ( C )中断源。 A.8 B.16 C.15 D.24 25、 8086CPU 用 ALE 的下降沿将 T1 期间出现的 ( A )信息锁存在外部地址锁存器中 。 A A0 A19 B. C.A 和 B D.D0 D15 26、 若 8259A 工作在优先级自动循环方式，则 IRQ3 的中断请求被响应并且服务完毕后，优先权最高的中断源是 （ D ） 。 A IRQ0 B IRQ2 C IRQ3 D IRQ4 27、 最小模式下，数据收发器进行数据接收时， /DTR 和 DEN 引脚分别为（ C ）电平。 A、高，高 B、高，低 C、低，低 D、低，高 28、 微处理

19、器与外设传送数据的过程中，只由硬件完成不需软件支持的方式（ A ）。 A、 DMA B、无条件 C、查询 D、中断 29、 当 IF=0， 8088/8086CPU 不响应 ( B )中断请求。 用 DMA 传送方式 ,数据在外设和内存之间直接进行传送 ,无需 CPU 的参预和不是用软件来实现 ,而是由专门的 DMA 控制器来 对数据传送过程进行控制用 DMA 传送方式 ,数据在外设和内存之间直接进行传送 ,无需 CPU的参预和不是用软件来实现 ,而是由专门的 DMA控制器来对数据传送过程进行控制 A.INT N B.INTR C.NMI D.INTO 30、 设串行异步通信时，数据传送的速率

20、是 400 字符秒，每个字符为 12 位二进制数据，则传送的波特率是 ( C )。 A、 1200 B、 2400 C、 4800 D、 9600 第 7 页 共 22 页 三、 是非题 1、 8086CPU 和 8088CPU 都是 16 位微处理 器 芯片（ ）。 2、 规则字即存放字数据的存储单元地址必顺为偶地址（ ）。 3、 IP中存放的是正在执行的指令的偏移地址（ ）。 4、 USB1.0 的数据传输速率可达 480Mbps（ ）。 5、 ADC0809 是 8位逐次逼近型 A/D 转换芯片（ ）。 6、 RS-232C 的电平与 TTL 电平相同（ ）。 7、 DMA 传送方式无需

21、 CPU 干预 ,直接进行数据传送 ( ) 。 8、 8295 的特殊屏蔽方式 ， 对低于正在服务 中断程序 的 中断 请求 给予 响应处理 ( ) 。 9、 8253 在工作方式设定时总是先 写计数初值再写控制字（ ）。 10、异步通信数据传送速率要比同步通信的低（ ）。 11、 8086CPU 中，数据线 D0D15 和地址线 A0A15 为复用引脚。（ ） 12、 一个 I/O 接口中必须要有数据、控制和状态端口。（ ） 13、 执行 INT 10H 时，中服程序的入口地址在 00040H 开始存放。（ ） 14、 异步串行通信中加入奇偶校检位具有纠错功能。（ ） 15、 ADC0809

22、 可对 8路模拟信号同时进行 A/D 转换。（ ） 16、 显示器内存是双端口内存。（ ） 17、 可编程定时 /计数器 8253 中含三个独立的 16 位计数器。（ ） 18、 在 8259 级联系统中，作为主片的 8259A 的某些 IR 引脚连接从片，同时也可以在另一些 IR 引脚上直接连接外设的中断请求信号端。（ ） 19、 8253 的计数器在不同的工作方式中，计数到 0时，都会从 OUT 输出一个相同的波形信号。（ ） 20、 8251的溢出错误指示 CPU 还未取走前一个数据 ,接收移位寄存器又将接收到的一个新数据送至输入缓冲器。（ ） 21、 对于非屏蔽中断申请， CPU 响应

23、条件为 CPU 允许中断和执行完现行指令。（ ） 22、 用软件确定中断优先权时，只要改变查询的顺序，即可以改变中断的优先权。（ ） 23、 8259 级联特殊全嵌套方式 ,从片向主片发出连续两次以上中断请求不处理。 （ ） 第 8 页 共 22 页 24、 总线控制器 8288 专门用于 8086 最大模式下产生控制信号。（ ） 25、 8253 工作在方式 0 时，计数过程结束能自动装入计数初值继续进行计数。（ ） 26、 74LS138 是 3-8译码器 。 （ ） 27、 通常并行 I/O 接口的速度比串行 I/O 接口的快 。 （ ） 28、 堆栈操作应满足先进先出原则。 （ ） 四

24、、 简答题 1、 8086CPU 分为哪两个部分？各部分主要由哪些部件组成？主要进行哪些操作？ 答： 8086CPU 按功能结构来说， 主要由总线接口部件 BIU 和执行部件 EU 组成。总线接口部件的作用是负责与存储器 或 I/O 端口传送数据，总线接口部件主要包括： 4 个段地址寄存器；一个指令指针寄存器 IP；一个 20 位地址加法器； 6 字节指令队列；内部通信寄存器和总线控制逻辑。执行部件的作用是执行指令，主要包括： 8 个 16 位通用寄存器 （ AX、 BX、 CX、 DX、 SP、 BP、 SI、 DI） ；标志寄存器 FLAGS；算术逻辑 运算 单元 ALU 和 EU 控制系

25、统。 2 为什么 CPU 与外设交换信息需要通过专门的 I/O 接口？ 答：由于计算机外设的种类繁多，包括光、机、电、声和磁等外设。它们的工作速度高低不一。外部设备所处理的信息格式也有多种形式，有串行也有并行，有数字式也有模拟式，有标准的逻辑电平信号也有非标准的逻辑电平信号。因此，CPU 与外设交换信息是比较复杂的。因此外部设备不能直接接到计算机的系统总线上，而必须通过专门的 I/O 接口才能实现二者之间的相互通信 ，即 I/O 接口是CPU 与外设间的桥梁。 3 简述微机（ 8086）系统的中断处理过程？ 答：微机系统中断处理的基本过程应包括：中断请求、中断优先级判别、中断响应、中断处理及中

26、断返回等五个基本阶段。 4、什么是是总线？它如何分类？ 答： 总线是 连接多个装置或功能部件的一组公共信号线 。 总线的分类方法有以下几种：按数据传送格式分类，按时序控制方式分类，按所处的位置和功能分类，按传送信息类型分类。 按数据传送格式，总线可分为串行总线与并行总线。按时序控制方式，总第 9 页 共 22 页 线可分为同步总线 （含 同步扩展总线 ） 与异步总线。按所 处的位置和功能，可分为 CPU 内部总线、系统总线 、局部 总线 和外部外部总线 。按传送数据类型，可分为地址总线、数据总线、控制总线。 5、 8086 CPU 的最小和最大工作模式的主要不同点？ 答： CPU 的控制线应用

27、方式不同：在最小工作模式下，计算机系统的所需的控制线由 CPU 直接提供；在最大工作模式下， CPU 仅为计算机系统提供必要的控制线，而系统所需的控制线由专用芯片总线控制器 8288 产生。计算机系统复杂度不同：在最小工作模式下，计算机系统仅用单处理器（ 8086）组成，系统结构简单且功能也较小；在最大工作模式下，计算机 系统由多处理器组成，除 8086CPU 外，还有总线控制器 8288 和协处理器 8087。 6、 什么是统一编址，分别编址 ? 各有何特点？ 答： 统一编址：存储器单元地址和 I/O 端口地址在同一个地址空间中分配。由于I/O 端口地址占用存储器单元地址，减少了存储器的寻址

28、空间，访问存储器单元和 I/O 端口可用相同的指令；分别编址：存储器单元地址和 I/O 端口地址在不同的地址空间中分配。存储器和 I/O 端口都独立且较大的寻址空间， CPU 需要用门的控制线来识别是访问存储器还是访问 I/O 端口，访问存储器单元和 I/O 端口要用不相的指令。 7、 什么是硬件中断和软件中断？在 PC 机中二者的处理过程有什么不同？ 答： 硬件中断是 外部设备 通过 向 CPU 的 中断请求线输入电信号来 来获得中断 请求；软件中断是处理机内部识别中断 请求，如内部异常中断或指令中断 。 硬件中断一般是由中断控制器提供中断类型码，处理机自 动转向中断处理程序 ； 软件中断完

29、全由处理机内部形成中断处理程序的入口地址并转向中断处理程序，不需外部提供信息。 8、 串行总线的类型及特点？ 答： 串行总线分为串行异步总线和串行同步总线 等 两类，它们的共同点是信息按位方式在单线上顺序传送，特点是： 串行异步总线：在传送 的“字节”信息中各位间有相对的时间关系，但“字节”与“字节”这间无任何时间关系。 串行同步总线：在传送的信息中，字节内位与位 之 间，字节与字节之间与同步时钟有严格的时间关系。 第 10 页 共 22 页 9、 输入接口常接有三态缓冲器，而输出接口常接有锁存器，试述其理由？ 答： 为了协调高速 CPU 与慢速的外设之间的速度匹配，以及避免数据的丢失，接口中

30、一般设有数据锁存器或缓冲器。 在输出接口中，一般都要安排锁存器，以便锁存输出数据，使较慢的外设有足够的时间进行处理，避免数据丢失，而 CPU 和总线可以回头去忙自己的其它工作。 在输入接口中，一般需要 安排缓冲隔离环节，如三态门。特别是当有多个外设与 CPU 进行数据交换时，只有当 CPU 连通时，才允许某个选定的输入设备才进行数据传输，而其它外设此时 和 数据总线隔离，避免干扰数据的传输。 10、 8253 内部有几个独立的定时 /计数器？各是多少位？它们的 CLK 端、 OUT 端和 GATE 端的作用分别是什么？ 答： 8253 有 3个独立的定时 /计时器，都是 16 位，每个计数器有

31、三个引脚 CLK端、 GATE 端和 OUT 端，三个计数器功能完全一样。 CLK 是脉冲输入引脚，计数器对该引脚输入的脉冲进行计数； GATE 是门控脉冲输入引脚 GATE=0 禁止计数器工作， GATE=1 则允许计数器工作； OUT 为计数到O/定时时间到输出引脚，当计数到 0时，根据不同工作方式输出不同形式的信号。 11、 在通常的输入传送中，为什么输入接口仅用缓冲器而不用锁存器？ 答： 在输入数据时，因简单外设输入数据的保持时间相对于 CPU 的接收速度而言较长。因而输入数据通常不用加锁存器来锁存，可直接使用三态缓冲器与 CPU 数据总线相连即可。 12、 在输出传送中，为什么输出接口必须要锁存器？ 答：在 CPU 在输出数据时经过数据总线的时间是很短的，因而需要使用输出锁存器把要输出的数据保留， 即用锁存器将数据锁存后输出给外设。 13、简述 I/O 接口基本功能？ 答： （ 1） 对输入、输出数据进行缓冲和锁存；（ 2）对信号的形式和数据格式进行变换； （ 3）对 I/O 端口进行寻址；（ 4）提供联络信号。 五、 阅读程序并回问答题