1、（2014届）本科毕业设计（论文）资料题目名称基于FPGA的数字高通滤波器设计学院（部）理学院专业电子信息科学与技术学生姓名班级电科学号指导教师姓名职称讲师最终评定成绩湖南工业大学教务处2014届本科毕业设计（论文）资料第一部分毕业论文I（2014届）本科毕业设计（论文）2014年5月题目名称基于FPGA的数字高通滤波器设计学院（部）理学院专业电子信息科学与技术学生姓名班级电科1学号指导教师姓名职称讲师最终评定成绩II湖南工业大学本科毕业论文（设计）诚信声明本人郑重声明所呈交的毕业论文（设计），题目基于FPGA数字高通滤波器设计是本人在指导教师的指导下，进行研究工作所取得的成果。对本文的研究作
2、出重要贡献的个人和集体，均已在文章以明确方式注明。除此之外，本论文（设计）不包含任何其他个人或集体已经发表或撰写过的作品成果。本人完全意识到本声明应承担的责任。作者签名日期年月日湖南工业大学本科毕业设计（论文）III摘要数字滤波器是现代数字信号处理系统中的重要组成部分，它具有模拟滤波器所无法替代的新特性，所以在通信、语音与图像处理、自动控制等领域有广泛的应用，它在降低噪声、提高信噪比及信号的频谱纯度等方面有着重要的意义。数字滤波器根据单位脉冲响应的不同，可分为FIR有限长脉冲响应滤波器和IIR无限长脉冲响应滤波器，FIR的优点在于具有良好的相位特性，IIR的优点在于具有良好的幅频特性，可以根据
3、不同的系统性能要求选择不同的滤波器。目前滤波器的主要实现方法有三种，分别是单片通用数字滤波器集成电路、采用DSP器件和FPGA现场可编程门阵列器件。本文采用FPGA器件来实现滤波器的设计，在实现方法上先用MATLAB/SIMULINK工具箱建立滤波器模型，然后用SIGNALCOMPILER把SIMULINK的模型文件后缀是MDL转化为硬件描述语言VHDL文件，最后利用QUARTUSII完成滤波器的仿真、配置、编译和下载。本文最后用实例介绍了FIR数字滤波器的实现过程。关键词数字滤波器通信集成电路DSPFPGA湖南工业大学本科毕业设计（论文）IVABSTRACTTHEDIGITALFILTERI
4、SINMODERNDIGITALSIGNALPROCESSINGSYSTEMS,ONEIMPORTANTPARTOFITCANNOTBEREPLACEDWITHANALOGFILTERSNEWFEATURES,SOINCOMMUNICATIONS,VOICEANDIMAGEPROCESSING,AUTOMATICCONTROLANDOTHERFIELDSHAVEAWIDERANGEOFAPPLICATIONS,ITISREDUCENOISE,IMPROVESPECTRALPURITY,ANDSIGNALTONOISERATIOANDOTHERASPECTSOFGREATSIGNIFICANCE
5、THEDIGITALFILTERACCORDINGTOTHEUNITIMPULSERESPONSECANBEDIVIDEDINTOFIRFINITEIMPULSERESPONSEFILTERSANDIIRINFINITEIMPULSERESPONSEFILTER,THEADVANTAGEISTHATFIRHASGOODPHASECHARACTERISTICHASTHEADVANTAGETHATAGOODIIRAMPLITUDEFREQUENCYCHARACTERISTICS,YOUCANSELECTDIFFERENTFILTERSDEPENDINGONTHESYSTEMPERFORMANCER
6、EQUIREMENTSATPRESENT,THEREARETHREETYPESOFFILTERIMPLEMENTATION,NAMELYAMONOLITHICINTEGRATEDUNIVERSALDIGITALFILTERSUSINGDSPDEVICEANDFPGAFIELDPROGRAMMABLEGATEARRAYDEVICESINTHISPAPERFPGADEVICESTOIMPLEMENTFILTERDESIGN,FIRSTCREATEAFILTERMODELWITHMATLAB/SIMULINKTOOLBOXONTHEIMPLEMENTATIONANDUSESIGNALCOMPILER
7、THESIMULINKMODELFILESSUFFIXMDLINTOAHARDWAREDESCRIPTIONLANGUAGEVHDLFILES,LASTQUARTUSIICOMPLETEDFILTERSIMULATIONUSE,CONFIGURE,COMPILEANDDOWNLOADFINALLY,THISPAPERDESCRIBESTHEIMPLEMENTATIONPROCESSWITHEXAMPLESFIRDIGITALFILTERKEYWORDSDIGITALFILTERCOMMUNICATIONINTEGRATEDCIRCUITDSPFPGA湖南工业大学本科毕业设计（论文）VI目录第1
8、章绪论111研究背景112研究现状113本课题研究内容方法3第2章数字滤波器简介421数字滤波器概述4211数字滤波器的定义4212数字滤波器的分类4213数字滤波器的设计要求和方法522FIR数字滤波器原理5第3章数字滤波器的总体设计方案731FIR和IIR设计方法概述732滤波器设计方法比较733基于FPGA的DSP设计流程9第4章基于DSPBUILDER的滤波器设计与仿真1141设计软件简介11411DSPBUILDER的简介11412MATLAB的简介11413QUARTUS的简介114216阶FIR滤波器设计134214阶滤波器模型的建立13422在SIMULINK仿真并生产VHDL
9、代码1542316阶FIR滤波器模型的建立16424用MATLAB的滤波器设计工具计算FIR滤波器的系数18425IDE软件工具生成VHDL文件并用SYNPLIFY进行综合22426QUARTUSII编译24结论25致谢26参考文献27附录28附录1软件相关程序28湖南工业大学本科毕业设计（论文）1第1章绪论11研究背景当今，飞速发展的数字信号处理技术，已经自成一门学科，并且以不同形式影响和渗透到其它学科当中；与经济有者紧密的联系，与国防建设也紧密相连影响并改变着我们的生产和生活方式，所以受到了广泛的关注。数字化，智能化和网络化是当今信息技术发展的三大趋势，而数字是智能化和网络化的基础上，预示
10、着我们的现实生活中的许多信号，如无线电信号，电视信号，雷达信号，通信信号，射电天文学的信号多种多样，基本的生物医学信号，控制信号，天气信号，地震信号，机械振动信号，依此类推。大多数这些信号是模拟信号，也可将数字信号的一小部分。模拟信号参数的一个连续函数，该参数可以是一维的，二维的，或者可以是多维的。在大多数情况下，由于模拟信号是下一维变量的时间离散化（采样），而这样的离散（量化）的幅度的模拟信号变为一维数字信号。因此，数字信号实际上是由一个数字序列，它是一种数字音频信号进行采样和量化的信号，以获得一维离散时间序列而数字图像信号进行采样，并获得量化的信号是一个两维离散空间序列。数字信号处理方法，
11、是从数字值的处理顺序不同，信号被转换成一种形式，它是合适的。例如，数字信号被滤波以限制噪声和干扰的数目后，他或过滤，或其他信号中分离信号或功率谱分析发现该数据信号的频谱的频谱标识信号的组合物变换的信号，使得它更适合于传输，存储和应用程序编码的信号，以实现数据压缩的目的。数字滤波技术是数字信号分析与处理技术的一个重要分支1。同时采集，传输，或信号处理和交换信号是分不开的滤波技术，是高效，灵活和可靠的信号传输是必不可少的。在所有的电子系统中，使用最多技术最复杂的要算数字滤波器了。数字滤波器的优劣直接决定产品的优劣。12研究现状在信号处理的过程中，我们所处理的信号往往与噪声混合，信号传输和处理中一个
12、十分重要的问题就是消除或者减弱从接收到的信号中的噪音。所谓的滤波就是从有用信号和噪声中通过它们的不同特性来提取有用信号的过程，而滤波器就是能实现滤波功能的系统。数字滤波器广泛的应用于现代通信设备和各类控制系统中，在这里则列举了部分应用最成功的领域。1、语音处理语音处理是最早应用数字滤波器的领域之一，也是最早推动数字信号处理理基于FPGA数字高通滤波器设计2论发展的领域之一。它主要包括5个方面的内容第一，语音信号的分析。就是对语音信号的波形特征、统计特性、模型参数等进行分析和计算；第二，语音合成。利用专用数字硬件或在通用计算机上运行软件来产生语音；第三，语音识别。即用专用硬件或计算机来识别人讲的
13、话，或者识别说话的人；第四，语音增强。即从噪音或干扰中提取被掩盖的语音信号。第五，语音编码。主要用于语音数据压缩，目前已经建立了一系列语音编码的国际标准，大量用于通信和音频处理。近年来，这5方面都取得了不少研究成果，并且，在市场上已经出现了一些相关的软件和硬件产品，例如，盲人阅读机、哑人语音合成器、口授打印机、语音应答机，各种会说话的仪器和玩具，以及通信和视频产品大量使用的音频压缩编码技术。2、图像处理数字滤波技术成功地适用于恢复了静止图像和运动图像和增强，数据压缩，噪声和干扰，图像识别断层X射线摄影，并进一步在雷达，声纳，超声波和红外线信号的可见图像成像成功使用。3、通信数字滤波技术在现代技
14、术在通信领域中的影响之大，以至于几乎没有一个分支不会受到它的影响。信源编码，信道编码，调制，复用，数据压缩和自适应信道均衡，数字滤波器被广泛使用，特别是在数字通信，网络通信，图像通信，多媒体通信应用，如叶的数字滤波器，几乎无法移动。这被认为是软件无线电技术通信技术的未来发展方向，更是以数字滤波技术为基础。4、电视数字电视取代模拟电视是一个必然的趋势。高清晰度电视指日可待的普及，与之配套的视频光盘技术已成为行业具有巨大的市场可视电话和视频会议产品的更新换代。视频压缩和音频压缩技术成果和标准化工作，促进了蓬勃发展的电视行业，而数字滤波器及其相关技术是视频压缩和音频压缩技术的重要基础。5、雷达雷达信
15、号占据很宽的频带，数据传输速率是非常高的，从而降低了压缩的数据量和数据传输速率是所面临的雷达信号的数字处理的一个问题。在现代雷达系统，数字信号处理部分是必不可少的，因为从信号生成，筛选，治疗的目标参数估计和目标成像是分不开的数字滤波技术。数字滤波器是现代雷达信号非常活跃的研究领域之一。6、其他领域2数字滤波器的应用领域如此广泛，以至于想完全列举他们是一个根本不能完成的事情，除了以上几个方面，还有很多其他的应用。例如，在军事上被广泛应用于导航，制导，电子对抗，战场侦察在配电系统中使用的能源规划和自动检测在环保应用到自动监测空气污染和噪音干扰在经济领域被应用到股市预测和经湖南工业大学本科毕业设计（
16、论文）3济分析。13本课题研究内容方法数字滤波器的实现，大体上有如下几种方法1、单片通用数字滤波器集成电路使用简单便捷是单片通用数字滤波器的最大优点，但是如果它使用多字长和阶数规格不够多，在实际应用中有很大局限性。单片扩展的方式则能使其应用范围变广，但是这会使滤波器的体积和功耗增加，导致另一种局限性。2、专用的DSP器件DSP芯片较单片机则有着更为突出的优点，如它的内部带有乘法器、累加器，它的工作方式为流水线及并行结构，多总线，速度快，配有适于信号处理的指令等。但是，由于它是采用程序顺序执行，所以受限于一些要求高的实时性场合中的应用。3、FPGA（现场可编程门阵列）器件FPGA器件与采用DSP
17、器件相对应，用可编程逻辑器件实现数字滤波器，它主要适用于一些要求比较高的实时性场合，在可编程逻辑器件容量不断增大、速度不断提高的情况下，使单片系统集成成为了可能3。本论文介绍的数字滤波器则是采用FPGA器件来实现。先是用MATLAB/SIMULINK工具箱建立滤波器模型，然后用SIGNALCOMPILER把SIMULINK的模型文件后缀是MDL转化为硬件描述语言VHDL文件，最后利用QUARTUSII软件完成滤波器的仿真、配置、编译和下载。基于FPGA数字高通滤波器设计4第2章数字滤波器简介21数字滤波器概述一个信号选择系统可以被理解为滤波器。它的主要功能是实现某些信号成分的通过并且阻止或衰减
18、其它的成分。它通常被窄意的理解为选频系统，如带通、带阻、低通、高通。在频域和时域均衡器也是一个滤波器，传输介质，如通信系统开放电线，电缆或类似物的特性也是滤波器。滤波器系统可以分成三类模拟滤波器，采样和数字滤波器。模拟滤波器（AF）可以由RLC无源滤波器也可以用运算放大器有源滤波器，它是一种连续时间系统相结合来构成。从电阻，电容，电荷转移器件，放大器等采样滤波器（SF），属于离散时间系统中，振幅是连续的。开关电容滤波器，电荷耦合器是一种过滤器。数字滤波器（DF）是由一个加法器，乘法器，一个延迟存储单元，时钟滤波电路和其他数字逻辑单元构成。其具有精度高，稳定性好，不存在阻抗匹配问题，时分复用，能
19、够完成一些模拟滤波器的滤波任务就可以完成。其缺点是采样的需要，量化，编码，和一个手时钟频率限制，可处理的信号的最高频率还不够高。此外，由于有限字长效应将导致频域设计偏差值，量化和操作噪音和极限环振荡。211数字滤波器的定义输入和输出信号是数字信号，并改变由一些输入信号的动作之间的关系中包含的频率成分，或该设备的某些成分的相对比例就是数字滤波器。因此，数字滤波和模拟滤波相同的概念，但是该信号并实现不同的滤波方法的形式。因为有这种差异，未达到特殊的滤波模拟滤波器无法实现等需要具有高的精度比模拟滤波器，稳定，体积小，重量轻，柔性，和阻抗匹配的数字滤波器。如果对模拟信号进行处理，通过A/DC和D/AC
20、，在匹配信号变换的形式，数字滤波器也可用于过滤模拟信号。数字滤波器的实现有两种一是使用通用计算机的，过滤器操作完成编制计算机程序来执行，它是利用计算机软件来实现第二，在硬件实现中，使用加法器，乘法器常数和延迟组装成专门的设备，当然，这种方法通常是可以达到的，但需要在计算机上进行编程。212数字滤波器的分类通过不同的分类方法来对数字滤波器4进行分类，则可以分出不同的种类，湖南工业大学本科毕业设计（论文）5但总的来说是分成两类。一类称为经典滤波器，该滤波器的特征通常由输入信号的频率成分有用且要过滤掉所有的频率分量占据不同的频带，通过适当的过滤器来实现的频率选择性滤波的目的。例如，该输入信号包括噪声
21、，如果信号频带重叠并干扰不能有效地完成筛选出的干扰，这需要使用另一个类的被称为现代滤波器，如维纳滤波器，卡尔曼滤波器自适应滤波器最优滤波器。这些过滤器可以根据随机信号的内部，从干扰的最佳提取信号的一些统计分布可以。从功能分类，滤波器可分为高通，低通，带阻和带通。理想滤波器是不可能实现的，因为他们都是非因果脉冲响应是无限长的，我们只能按照设计用于过滤一定的标准，从而有可能逼近，这些过滤器可以作为一个理想的近似标准使用。还请注意，数字滤波器的传递函数H（EJW）是周期性的在2，低通带滤波器在2的整数倍，而高频带在的奇数倍，即，模拟的附近过滤器是有区别的。从单位脉冲响应或从现实的网络结构分类，数字滤
22、波器可以分成无限脉冲响应IIR滤波器和有限脉冲响应（FIR）滤波器。他们的系统函数分别为式21中的HZ称为N阶IIR滤波器函数，（N1）阶FIR滤波器函数为式22中的HZ。213数字滤波器的设计要求和方法滤波器的指标5常常在频域给出。数字滤波器的频响特性函数HEJW一般为复函数，所以通常表示为（23）在式23中，|H（EJW）|称为幅频特性函数（W）称为相频特性函数，幅频特性表示信号通过该滤波器后各频率成分的衰减情况，而相频特性反映各频率通滤波器后在时间上的延时情况。一般对IIR数字滤波器，通常只用幅频响应函数|H（EJW）|来描述设计指标，相频特性一般不作要求。而对于线性相位特性的滤波器，一
23、般用FIR数字滤波器设计实现。22FIR数字滤波器原理FIR数字滤波器6在数字信号处理的应用中扮演者举足轻重的角色，FIR数字滤波器可以提供理想的线性相位响应，获得了恒定的群延迟，在整个频带中，得基于FPGA数字高通滤波器设计6到的输出信号的零失真，它是通过使用一些简单的算法。这些优势使得FIR数字滤波器已成为设计工程师的首选。采用VHDL硬件描述语言或用VERILOGHDL设计数字滤波器。自写程序往往不能达到很好的优化，使得在性能一般，但良好的IPCOREALTERA公司需要收费的。因此，使用DSPBUILDER的FPGA设计方法，FIR滤波器设计的基础上更加简单，同时也能满足设计要求。1、
24、FIR滤波器的原理FIR滤波器系统是有限长的冲激响应，具体的FIR滤波器可用下列式子表示（26）在上述公式式26中XNR表示的是延时，R则代表的是FIR滤波器的抽头数；BR为第R级抽头数即单位脉冲响应；M是滤波器阶数；滤波器的输出序列由YN表示。滤波器就是为了找到一个可实现的系统函数HZ，使其频率响应HEJ满足条件的频域信号，用卷积的形式表示如下式27YNZNHN（27）2、FIR滤波器的参数选取使用MATLAB软件中的滤波器专用设计工具FDATOOL仿真设计的数字滤波器，可以满足要求的FIR滤波器幅频特性，因为浮点小数在FPGA中实现得比较困难，并且成本太高，因而需要将滤波器的系数和输人数据
25、转化为整数，量化后的系数可以在软件中直接进行转换，将输入的数据，乘以28的增益用ALTBUS来控制位宽实现数据转换成整数输入。湖南工业大学本科毕业设计（论文）7第3章数字滤波器的总体设计方案31FIR和IIR设计方法概述IIR数字滤波器设计方法7有脉冲响应不变法和双线性变换法等；FIR数字滤波器设计方法有窗函数法、频率采样法、切比雪夫逼近法等。FIR滤波器和IIR滤波器的设计方法各有千秋。IIR滤波器的设计方法可以有两种类型的设计方法，我们经常使用的设计方法是通过开展模拟滤波器设计方法的手段。它的机身设计的步骤是首先，模拟滤波器的设计一个方法来获得传递函数HAS，然后将HAS转换数字滤波器系统
26、函数HZ。这个类的方法是比较容易一些，这是因为模拟滤波器的设计方法已经非常成熟，它不仅有完整的设计公式，而且还拥有完善的图表以供查阅此外，还有一些提供给我们一些典型数字滤波器的类型。另一种是直接在时域到频域或设计，由于联立方程组的解，设计者需要使用计算机辅助设计做出。FIR数字滤波器不能用于转换模拟滤波器设计方法是经常使用窗函数法和频率采样法。还有种方法更有效，如波纹切比雪夫逼近法，你需要通过计算机辅助设计完成。对于线性相位滤波器来说，通常采用FIR数字滤波器，其单位脉冲响应该满足一定的条件，可以证明其相位特性在整个频带中是有严格线性的，这是模拟滤波器所不能达到的。当然，我们也可以采用IIR滤
27、波器，但必须使用全通网络对其非线性相位特性进行相位校正，这样增加了我们设计与现实的复杂性。32滤波器设计方法比较目前数字滤波器的实现方法大致有三种利用单片通用集成电路、DSP器件和可编程逻辑器件实现。1、单片通用集成电路目前针对DSP算法的集成电路器件主要有ASSP和ASIC，它们都是半定制集成电路，所以在性能指标、工作速度和可靠性上具有不可比拟的优势。但是这种芯片的开发周期长、开发成本高，特别是在功能重构以及应用性修正上缺乏灵活性，所以正在逐渐失去其实用性。2、专用的DSP器件在过去的持续很长一段时间里，DSP应用系统的核心器件惟一选择就是DSP处理器如TI的TMS320系列。虽然DSP处理
28、器在硬件结构上不断的改进，但是并没有摆脱传统CPU的工作模式。因此，尽管它拥有多个硬件乘加器，使用了基于FPGA数字高通滤波器设计8环形叠代的方法进行乘法操作，且许多DSP处理器还拥有使用多乘法器的并行指令，用于加速算术运算，然而由于其顺序的工作方式、较低的数据处理速率，以及缺乏实时工作的性能，使得其至今仍只适用于低端的数字信号处理。面对迅速变化的DSP应用市场，特别是在面对现代通信技术的发展，DSP处理器早已经显得力不从心。如其硬件结构的不可变性导致了它的总线的不可改变性，固定的数据总线宽度，已成为DSP处理器难以通过一个的瓶颈。这个固定的DSP处理器的硬件结构，没有特别适合于许多现有的应用
29、程序所需的结构特性可在任何时候被改变，即所谓的面向用户的类型的DSP系统或可重构DSP应用（定制DSP或可重构DSP等类型），如软件定义无线电，医疗设备，导航，工业控制等各个方面。至于速度，以满足要求，采用顺序执行的CPU架构，更是不堪重负的DSP处理器。3、FPGA（现场可编程门阵列）器件FPGA采用了逻辑单元阵列LCA（LOGICCELLARRAY）的概念，内部包括可配置逻辑模块CLB（CONFIGURABLELOGICBLOCK）、输出输入模块IOB（INPUTOUTPUTBLOCK）和内部线（INTERCONNECT）三个部分。用户可以对FPGA内部的逻辑模块和I/O模块进行重新配置，
30、来实现用户的逻辑。它还具有静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改。FPGA构成的DSP电路可以同样以并行或顺序方式来工作。如图31图31DSP处理器顺序工作方式与FPGA的并行工作方式在并行工作，FPGA和ASIC/ASSP性能相当，但比DSP处理器好得多。DSP处理器需要大量的计算为在指令方面所做的工作，FPGA就可以在一个时钟周期来完成。在顺序执行方面，FPGA比DSP处理器，FPGA的速度更快，因为不同的状态机可以使用，或嵌入式微处理器来完成的工作，并为每个时钟周期的工作顺序是并行执行多个同时执行，DSP处理器，其未完成。在灵活性方面，FPGA的
31、灵活性远远高于ASIC/ASSP，也比DSP处理器更好。综上所述，虽然单片通用集成电路使用方便，但还是弥补不了它因为字长和阶数的规格较少，不能满足实际的需求。而DSP器件的使用实现虽简单，但是由于程序顺序执行，程序的执行速度必定会受到影响。而FPGA规整的内部逻辑阵列和丰富的连线资源的特点，特别适合于数字信号处理任务，相对于以串行运算为乘加操作乘加操作乘加操作乘加操作乘加操作DSP引擎FPGA器件并行工作方式1个时钟并行操作顺序串行操作N个时钟传统DSP处理器顺序工作方式存储器乘加操作乘加操作乘加操作乘加操作乘加操作乘加操作乘加操作乘加操作乘加操作乘加操作乘加操作乘加操作乘加操作乘加操作乘加操
32、作乘加操作乘加操作乘加操作乘加操作湖南工业大学本科毕业设计（论文）9主导的通用DSP芯片来说，其并行性和可扩展性更好。从长期发展来看，FPGA主要被用于系统逻辑或时序控制上，很少在信号处理方面得到应用，其主要原因是因为在FPGA中缺乏实现乘法运算的有效结构。而现在这个问题得到了解决，所以使得FPGA在数字信号处理方面有了长足的发展。33基于FPGA的DSP设计流程本次设计采用系统级的开发方法，开发流程如图32所示。图32DSPBUILDER设计流程图根据客户的不同设计需求和设计目的，DSPBUILDER对外提供了两种不同的设计流程8，分别为自动流程和手动流程。在手动流程中，设计者可以灵活地指定
33、综合、适配条件。不过，需要手动的调用VHDL综合器进行综合，调用QUARTUS进行适配，调用MODELSIM或者QUARTUS进行仿真，最后用QUARTUS产生相应的编程文件用于FPGA的配置。当使用手动流程中，除了行为仿真和设计输入，其它过程与标准的基于VHDL的EDA设计流程是完全一致的。从上一步中的DSPBUILDER设计流程的VHDL文件（从SIMULINK模型文件。MDL通过SIGNALCOMPILER转换而来），融入了合成获得的。合成器可以SYNPLIFYPRO，也可以是LELNARDOSPECTRUM，或使用自己的ALTERA公司的QUARTUS。在合并，您可能需要配置或合成器提
34、供全面的约束。因为这种操作可能会更复杂，因此相应的DSPBUILDER中的SIGNALCOMPILER提供了设计一个接口，自动生成的TCL脚本用的SYNPLIFY合成或LELNARDOSPECTRUM相。合成后的一体化经营将产生一个网表文件，以用于下道工序。在这里，产生所谓基于FPGA数字高通滤波器设计10的ATOM网表文件（图32），主要EDIF网表文件1种参数可以设置，并且包含特定的硬件设备系列的功能（如逻辑宏信用证，I/O单元，该产品期限嵌入式系统块ESB等。）网表文件。如果用DSPBUILDER产生的DSP模型只是庞大设计中的一个子模块，则可以在设计中调用DSPBUILDER产生的VH
35、DL文件，以构成完整的设计。同时，一样可以使用QUARTUS强大的LOGICLOCK功能和SIGNALTAP测试技术。在图32的流程中，其中HDL仿真是DSP设计中是不可或缺的。与DSPBUILDER配合使用的HDL仿真器是MODELSIM。DSPBUILDER在生成VHDL代码时，可以同时生成用于测试DSP模块的TESTBENCH（测试平台）文件，DSPBUILDER生成的TESTBENCH文件使用的是VHDL语言，测试向量与该DSP模块在SIMULINK中的仿真激励相一致。通过MODELSIM仿真生成的TESTBENCH可以验证生成的VHDL代码与SIMULINK中DSP模型的一致性。另外
36、，DSPBUILDER在产生TESTBENCH的同时，还产生了针对MODELSIM仿真的RCL脚本来简化用户的操作，掩盖MODELSIM仿真时的复杂性。湖南工业大学本科毕业设计（论文）11第4章基于DSPBUILDER的滤波器设计与仿真41设计软件简介411DSPBUILDER的简介DSPBUILDER9是美国ALTERA公司推出的一个面向DSP开发的系统级设计开发工具，它在QUARTUS设计环境中集成了MATLAB和SIMUIINKDSP开发软件。以往我们所使用的MATLAB工具仅仅是作为DSP算法的建模和基于纯数学的仿真，其数学模型不能为我们硬件DSP应用系统来直接产生实用的程序代码，仿真
37、测试的结果也往往是基于数学的算法结果。然而以往的FPGA所需要的传统基于硬件描述语言的设计因为考虑了FPGA硬件的延时和VHDL递归算法的衔接，以及补码运算和乘积结果截取等问题，因此相当繁琐。DSPBUILDER作为MATLAB的一个SIMULINK工具箱，使得用FPGA设计的DSP系统可以通过SIMULINK的图形化界面进行建模、系统级仿真。设计模型可以直接向VHDL硬件描述语言转换，并且自动调用QUARTUS等EDA设计软件，来完成综合、网表生成以及器件适配乃至FPGA的配置下载，使系统描述与硬件实现有机地融合，完美体现了现代电子技术自动化开发的优势和特点。412MATLAB的简介MATL
38、AB10的名子出自MATRIXLABORATORY，它是一种科学计算软件，专门以矩阵的形式处理数据。MATLAB将高性能的数值计算和可视化集成在一起，并提供了大量的内置函数，从而被广泛地应用于科学计算、控制系统、信息处理等领域的分析、仿真和设计工作，而且利用MATLAB产品的开放式结构，可以非常容易地对MATLAB的功能进行扩充，从而在不断深化对问题认识的同时，不断完善MATLAB产品以提高产品自身的竞争能力。目前MATLAB产品族可以用来进行数值分析、数值和符号计算、工程与科学绘图、控制系统的设计与仿真、数字图像处理、数字信号处理、通讯系统设计与仿真、财务与金融工程。413QUARTUS的简
39、介ALTERAQUARTUSII作为一种可编程逻辑的设计环境,由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。ALTERAQUA基于FPGA数字高通滤波器设计12RTUSII（30和更高版本）设计软件是业界唯一提供FPGA和固定功能HARDCOPY器件统一设计流程的设计工具。工程师使用同样的低价位工具对STRATIXFPGA进行功能验证和原型设计，又可以设计HARDCOPYSTRATIX器件用于批量成品。系统设计者现在能够用QUARTUSII软件评估HARDCOPYSTRATIX器件的性能和功耗，相应地进行最大吞吐量设计。ALTERA的QUARTUSII可编程逻辑软件属于
40、第四代PLD开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于INTERNET的协作设计。QUARTUS平台与CADENCE、EXEMPLARLOGIC、MENTORGRAPHICS、SYNOPSYS和SYNPLICITY等EDA供应商的开发工具相兼容。改进了软件的LOGICLOCK模块设计功能，增添了FASTFIT编译选项，推进了网络编辑性能，而且提升了调试能力。414软件安装问题本次毕业设计设计中，为了使设计能够顺利完成，在安装这三个软件时需要注意的是双击软件安装包里的SETUP，然后按提示步骤去安装软件，完成后我们还需要留意LICENSE是否已经匹配。打开QUARTUSII
41、软件的在TOOLS中点击进入LICENSESETUP界面，勾上“USELM_LICENSE_FILEVARIABLE”，PC用户通过新建环境变量LMLICENSEFILE来指定LICENSE的保存路径。将DSPBUILDER的LICENSEDAT和QUARTUS的LICENSEDAT两者的路径都加到LM_LICENSE_FILE里，多个路径之间用分号隔开。这样，“LICENSEDAMPP/MEGACOREFUNCTIONS”中即包含了DSPBUILDER模块，又包含了原来QUARTUS的模块，如图41所示；此时进入打开MATLAB软件进入SIMULINK模块，然后运行一个实例，双击文件中的SI
42、GNALCOMPILER，如果能完成指定操作则表明软件已经安装成功。湖南工业大学本科毕业设计（论文）13图41OPTIONS界面4216阶FIR滤波器设计4214阶滤波器模型的建立通过理解FIR数字滤波器原理，我们可以利用FPGA来实现FIR滤波电路。DSPBUILDER设计流程的第一步是在MATLAB的SIMULINK环境中建立一个MDL模型文件，如图42所示，从DSPBUILDER和其他SIMULINK库中调用相关的图形模块，构成4阶FIR滤波器节，如图43所示。基于FPGA数字高通滤波器设计14图42建立新模型图434阶FIR滤波器节湖南工业大学本科毕业设计（论文）15422在SIMUL
43、INK仿真并生产VHDL代码我们可以在SIMULINK中对设计完成后的滤波器模型进行仿真，通过SIMULINK中的示波器模块来查看仿真的结果,分析是否符合要求。双击已完成模块中的SIGNALCOMPILER并选择相应的芯片，然后就可以将以上设计模块图文件“翻译”成VHDL语言。双击模型中的“SIGNALCOMPILER”模块的时候，会弹出如图44所示的对话框，选择“ANALYZE”分析按钮，可以对模型进行分析，系统检查模型设计中是否存在错误，并会在MATLAB主窗口弹出对话框给出相关信息。如果存在错误（ERROR）信息，则SIGNALCOMPILER会停止分析过程，并将错误信息在MATLAB主
44、窗口“COMMANDWINDOW”命令窗口中显示出来；在分析过程结束后，打开SIGNALCOMPILER窗口（如图44所示），如果存在警告（WARNING），同样会把警告信息显示在命令窗口中。图44双击SIGNALCOMPILER后的对话框图45SIGNALCOMPILER窗口当设置好后，右侧的硬件编译“HARDWARECOMPILATION”部分就会列出一个操作流程，如图45所示，该流程为（1）“CONVERTMDLTOVHDL”将MDL文件转换为VHDL文件；基于FPGA数字高通滤波器设计16（2）“SYNTHESIS”综合；（3）“QUARTUS”QUARTUS编译适配，生成编程文件。通
45、过上述的流程，然后点击图标，系统就会将MDL文件转换成VHDL文件。转换成功后，则会在“MESSAGES”信息窗口中显示相关信息。42316阶FIR滤波器模型的建立首先,新建一个MDL模型文件，将上述4阶FIR高通滤波器模型转变为一个子系统（SUBSYSTEM）,将子系统取名为FIR4TAP，FIR4TAP的内部结构如图46所示。图46FIR4TAP子系统内部原理图复制4个FIR4TAP子系统，将它们组合起来。前面的子系统的输出窗口OUT2接后面的子系统的LN1输入端口，并且附上16个常数端口，作为FIR滤波器系数的输入。把4个子系统FIR4TAP的输出端口OUT1连接起来，接入一个4输入端口
46、的加法器，得到FIR滤波器的输出YOUT。修改它的MASK参数选中子系统模型，然后选择菜单“EDIT”中的，在对话框中选择“DOCUMENTATION”选项页，设置“MASKTYPE”为“SUBSYSTEMALTERABLOCKSET”（子系统ALTERA模块集），如图47所示。湖南工业大学本科毕业设计（论文）17图47编辑模块的“MASKTYPE”设置完“MASKTYPE”后，SIGNALCOMPILER就可以为我们正常地生成VHDL代码了。设计好的16阶FIR滤波器如图48所示。图4816阶直接I型FIR滤波器模型基于FPGA数字高通滤波器设计18424用MATLAB的滤波器设计工具计算F
47、IR滤波器的系数1）滤波器指标如果需要设计一个16阶的FIR高通滤波器,给定的参数如下1、采样频率FS为100KHZ，滤波器FSTOP为30KHZ,FPASS为50KHZ；2、输入序列位宽为9位（最高位为符号位）。在此利用MATLAB来完成FIR滤波器系数的确定。首先,打开MATLAB的FDATOOL,FDATOOL界面如图49所示。图49FDATOOL界面再在FDATOOL界面的相应位置输入该高通滤波器的参数，并点击DESIGN完成滤波器的设计，如图410所示。湖南工业大学本科毕业设计（论文）19图410滤波器设计界面（2）滤波器分析滤波器系数的计算完成后，需要我们对设计好的FIR滤波器进行
48、相关的性能分析，以便于了解该滤波器是否满足我们的设计要求，分析结果如下如图411是FIR滤波器的幅频响应；如图412是FIR滤波器的相频响应；如图413是幅频响应与相频响应的比较；如图414是FIR滤波器的冲激响应；如图415是FIR滤波器的阶跃响应；如图416是FIR滤波器的零极点；如图417是FIR滤波器系数；如图418是FIR滤波器的量化。图411FIR滤波器的幅频响应基于FPGA数字高通滤波器设计20图412FIR滤波器的相频响应图413幅频响应与相频响应的比较图414FIR滤波器的冲激响应图415FIR滤波器的阶跃响应湖南工业大学本科毕业设计（论文）21图416FIR滤波器的零极点图
49、417FIR滤波器系数图418FIR滤波器的量化基于FPGA数字高通滤波器设计22（3）修改FIR滤波器模型添加参数把计算出的系数逐个填入到FIR滤波器模型中，如图419所示。这样就完成了一个16阶直接I型FIR高通滤波器的设计。图41916阶高通FIR滤波器425IDE软件工具生成VHDL文件并用SYNPLIFY进行综合（1）双击SIGNALCOMPILER，对以上的设计模型进行分析，选择相应的芯片，将以上设计模块图文件“翻译”成VHDL语言，如图420所示。湖南工业大学本科毕业设计（论文）23图420生成的VHDL文件（2）在SIGNALCOMPILER的窗口，选用SYNPLIFY对生成的VHDL代码进行综合，如图421所示。在进行综合之前，需要执行MDL转换成VHDL的操作。因为在这个过程中，会生成控制操作器件综合器的TCL脚本。图421选择SYNPLIFY综合生成的TCL文件如图422所示。基于FPGA数字高通滤波器设计24图422综合后生成的TCL文件426QUARTUSII编译通过软件获取VHDL文件则可以对VERILOG综合器进行调用，选用QUARTUS，获得它网表文件对应的RTL电路图。如图423所示图423滤波器RTL电路图然后执行上图421中的步骤3的操作，调用QUARTUSII完成编译适配过程，生成编程文件文件和文件，就可
