1、华诚薄膜电路设计准则 1.0 目的 1.1本文件定义了薄膜电路的设计准则 并适用于华诚制造的所有薄膜电路 。 1.2本 文件有 三 部分 ： 1.基本设计原则 。 2.光刻板 的 设计 要求 。 3.电阻设计 原则 。 2.0 基本设计 原则 2.1 基板材料、厚度、表面光洁度必须确定。 2.2 基板表面 金属必须定义，包括基板两面的金属类型、厚度和公差。 我们通常基板正面 Au的 厚度为 3.44.0m (135160 microinches)； 我们通常基板 背 面 Au的厚度为 1m (40microinches)。 2.3我 们的 标准工艺要求 电路 外形 必需 为正方形或长方形 。
2、2.4所有电路的 特 征 形状 需 由直线、圆弧、或它们的 组合构成；不规则曲线不 允许 。 2.5刻蚀法： 最小导线 的 线宽 为 10m (约 0.0004“)，此适用于 Au的厚度 4m (约 160 microinches)。 电镀法：最小导线的线宽为 20m (约 0.0004“)，此适用于 Au的厚度 4m (约 160 microinches) . 2.6刻蚀法： 导线 的 间隙最小为 20m (约 0.0008“), 此适用于 Au的厚度 4m (约 160 microinches); 15m (约 0.0006”) 的间隙 也可达到 。 电镀 法： 导线的间隙最小可做到 10
3、m (约 0.0004“)，此适用于 Au的厚度 4m (约 160 microinches)。 2.7关键 部位 尺寸公差为 2.5m ( 0.0001“),此适用于 Au的厚度 4 m (约 160 microinches)； 非关键部位尺寸公差 为 7.6m ( 0.0003“)。 2.8 Au的厚度 标准公差为 20 。 2.9电阻的长度、宽度最小值为 50.8m (0.002“)。 2.10 TaN电阻有 稳定的 薄膜电阻 值 为 50 ohms/square;如果需要 ,其它阻值 可 定制 。 电阻 的 标准 公差为 10 。 2.11含有 薄膜 电阻的电路 必 需设计 一个 独立
4、的 50 ohms 测试电阻， 这对于无 测试 电 阻 的电路 设计 是 尤 为 重要 。 2.12导线和电阻距电路边沿最小距离为 50m (约 0.002“)。 （见图 1） 电阻距电路边沿最小距离为 50 m ( 0.002“)导线距电路边沿最小距离为 50 m ( 0.002“)识别标示图 1 2.13所有 电路在导线层应有识别标示。（见 图 1） 2.14切割标记 位于导线层，推荐 标 记 尺寸为 0.1mmx0.5mm (0.004”x0.02”)十字架 （见 图 2） 所示 。 2.15 一个位于电阻层的 0.1mmx0.1mm (0.004”x0.004”)方块将用来层对层 的
5、对准和 校 准 ， 如图 2所示。 2.16 其他切割和对准标记也可以 使 用但需经华诚的事先同意。 导线光刻板上十字切割标记电阻光刻板上用于排布对准的0.1 x0.1 mm 方块图 2 2.17标准的 最 终 电路尺寸公差 为 50m (0.002“)。 3.0光刻板 的 设计 要求 3.1导线 层 的 光刻板 （刻蚀法工艺 ） 3.1.1导线的几何 图形 区域为暗区，导线之外的区域为透光区 （） 。 3.1.2当 光刻板 的镀 Cr面向下，导 线分布图 形 和零件编号 可正确读取。 3.1.3对 凹 形（ 采用 独立岛 设计 ） 电阻 设计，将电阻区 域 可 视为 空白区（透光区）（见图
6、3） 。 3.1.4对 平齐 （ flush） 电阻 设计， 将电阻区 域 可视 为一实体 区 （见图 4） 。 3.1.5使用刻蚀法工艺， 所有电路 重要 尺寸必需有刻蚀 系数调整 ： 每 1m (40-inches)基板 Au的厚度， 光刻板 上导线之间的缝隙宽度 较实际 名义 尺寸窄2.5m (0.0001“) 例如： 基板 Au的厚度为 4m (160 microinches)， 光刻板 上导线之间的缝隙宽度变窄 10m（ 0.0004“） 。 每 1m (40 microinches)基板 Au的厚度， 光刻板 上导线的宽度比最终 实际名义 尺寸 加宽 2.5m (0.0001“)
7、例如： 基板 Au的厚度为 4m (160 microinches)， 光刻板 导线宽度加宽 10m（ 0.0004“）。 3.2导线层光刻板（电镀工艺） 3.2.1.导线几何图形 区域 为亮区，其它区域为暗区域 (采用正胶工艺 )。 3.2.2当光刻板的镀 Cr面向下，导线分布图形和零件编号可正确读取。 3.2.3对凹形（采用独立岛设计）电阻设计，将电阻区域可视为空白区（透光区）（见图 3） 3.2.4所有使用电镀工艺的重要尺寸都要加入曝光系数的调整 ： 导线间距在光刻板必须较实际设计尺寸 宽 4m(0.00016“)； 导线的宽度在光刻板上则必须较实际设计尺寸窄 4m (0.00016“)
8、 （曝光系数的调整是由于使用厚光刻胶（ 5微米）和曝光衍射的结合作用）。 3.3凹形 电阻 设计的 电阻 光刻板 （刻蚀法工艺） (华诚建议的设计 ) 3.3.1电阻的几何区域为暗区，电阻之外的区域为透光区（采用正胶工艺） 。 3.3.2当 光刻板 的镀 Cr面向下，电阻分布图形 和零件编号可 正 确读取 。 3.3.3对 所有 凹形 电阻 （见图 3）， 两边 凹 形 缩进量最小 为 25m（ 0.001“）； 电阻边 沿 不能 和 导 线的几何 图形 边沿 平齐 。 3.3.4电阻必需与导线 区域重叠，尺寸 最小 50m (0.002“)，无需 刻蝕 或曝光系数的调整 （见图 3） 。 3
9、.4 平齐 （ flush） 电阻 设计的 电阻光刻 板 （刻蚀法工艺） 3.4.1.该电阻几何 图形内 为 透光 区 ， 其它区域为 暗 区（ 采用正胶工艺 ） 。 3.4.2.当 光刻板的镀 Cr 面向下，电阻分布图形和零件编号可正确读取。 3.4.3 该电阻 图形 宽度 比 导线 图形 宽 50m (0.002“) 127m (0.005“)； 每 1m (40microinches)的 基板 金 厚度 ，电阻长 度 必须 在 光刻板 做 2.5m (0.0001“) 的调整 ， 并 较电阻的实际 设计长度 短 比如 ： 基板 金的厚度 4m (160microinches)，则 需做
10、电阻长度 有 10m (0.0004“)的 缩短 调整 。 电阻宽于导线 50 1 2 7 m每1 m 基板金厚,电阻长度缩短2.5 m电阻光刻板电阻区被视为实体区成品电路电阻光刻板与导线区重叠最少 50 m凹形缩进最小 25 m(每 边)导线光刻板电阻区被视为是空白区凹形电阻工艺过程电阻光刻板成品电路平齐形电阻工艺过程图 3 图 4 3.5电路 排布 图 3.5.1光刻板 的排列布置依据电路的尺寸和定制数量，排列布置确定基片尺寸 、 利用率 及最后电路的造 价 。如果用户自己排列布置 光刻板 ，请联系我们 以确定最佳方式。标准的排列尺寸是 2.0 2.0 (50.8 mm 50.8mm),2
11、.25 2.25 (57.2 mm 57.2 mm)和 3.0 3.0 (76.2 mm 76.2mm)。 3.5.2排列布置的边界与基片的边沿尺寸通常为 1.27 mm (0.050“)。 3.5.3标准的 切割槽 （切割 槽 宽度）尺寸为 180m (0.007“)。 其它尺寸 请 联系我们。 3.5.4排列布置的步距等于 切割槽宽度 加上 电路尺寸， 切割标记 需要 位于十字交汇中心 （见 2.14节 ） 3.6 基片材料 下面是材料系列 Alumina (Al203)Asfired surface finish 共烧氧化铝（ Al2O3） Alumina (Al203)Polished
12、 surface finish 抛光氧化铝（ Al2O3） 材料厚度 0.005“ 0.005“ 0.010“ 0.010“ 0.015“ 0.015“ 0.020“ 0.020“ 0.025“ 0.025“ 其它材料也可以供应，包括 氧化铍 (BeO)、 氮化铝（ AlN） 、 石英 。 4.0 电阻设计准测 4.1电阻的阻值 由电阻的长度 对 宽度 比例来决 定 ， 并 用多少“ squares” 来表示 。 4.2 计算电阻阻值的方程式： R = s(L/W) R=电 阻值 （单位： ohms） s=薄膜电阻 值 （ 单位 :ohms/square） L=电阻的长度尺寸 W=电阻的宽度尺
13、寸 4.3 电阻的长度 永远是 指平行 于 电流方向的电阻尺寸 。 4.4 电阻在角部（例如： L 形或折弯形）的正方形，取薄膜电阻值的二分之一 （见图 5） 。 1square1/2square1/2square1square1square1square1square1/2square1/2square图 5 4.5 电阻的类型 4.5.1 矩形形状：最常用类型电阻 （见图 6） 。 R ec ta ng ul ar C on fi gu ra ti on1s qua re1s qua reL o r Be nt C on fi gu ra ti on1/2s qua re1s qua re1s qua re1s qua re矩形形状 L 形或折弯形状 图 6 图 7 4.5.2 L 形或折弯形状： 电阻在角部（例如： L 形或折弯形）的正方形，取薄膜电阻值的二分之一。（见 图 7） 4.5.3 蛇弯形状：该形状通常用于大阻值的电阻，角部的数量使电阻值计算变得复杂， 电阻在角部（例 如： L 形或折弯形）的正方形，取薄膜电阻值的二分之一。（见图 8） 图 8 蛇弯形状
