第五章常用时序集成电路及其应用.ppt

上传人:ga****84 文档编号:448286 上传时间:2018-10-07 格式:PPT 页数:68 大小:1.97MB
下载 相关 举报
第五章常用时序集成电路及其应用.ppt_第1页
第1页 / 共68页
第五章常用时序集成电路及其应用.ppt_第2页
第2页 / 共68页
第五章常用时序集成电路及其应用.ppt_第3页
第3页 / 共68页
第五章常用时序集成电路及其应用.ppt_第4页
第4页 / 共68页
第五章常用时序集成电路及其应用.ppt_第5页
第5页 / 共68页
点击查看更多>>
资源描述

1、第五章 常用时序集成电路及其应用 第一节 计数器 第二节 寄存器 第三节 序列码发生器 第四节 时序模块的应用 小结 第一节 计数器 按进位方式,分为同步和异步计数器。 按进位制,分为模 2、模 10和任意模计数器。 按逻辑功能,分为加法、减法和可逆计数器。 按集成度,分为小规模与中规模集成计数器。 用来计算输入脉冲数目 计数器的分类 动画计数器 部分常用集成计数器 第一节 计数器 四位二进制同步计数器 第一节 计数器 四位二进制可逆计数器 中规模异步计数器 一、四位二进制同步计数器 (二) 四位二进制同步计数器 74163 (一) 四位二进制同步计数器 74161 (三) 74161/741

2、63功能扩展 ( 一 ) 四位二进制同步计数器 74161 内部由四个主从 JK触发器和控制电路构成。 逻辑符号 符号输入中 R端有效,在此输入为低电平时,输出为 0,称之为异步清零。端子输入端用 R说明。 CO R LD CTT CTP CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 符号中 LD端为有效时,此端引入线为低时,且时钟 CP上升沿时,将输入端数字送到输出端。同步预置。 D D D D 此端输入信号用 LD表示。 时钟输入信号用 CP表示。 当 CP上升沿 , 并且 CTT和 CTP 有效时,计数器加 1计数。 CTP、 CTT:可作为使能端和多片级联使用 。 当 Q3 Q

3、2 Q1 Q0=1111 时,且CTT等于 1时 , 控制输出端 CO输出有效高电平。 CO 74161 R LD CTT CTP CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 CO 74161外引线功能端排列图 ( 一 ) 四位二进制同步计数器 74161 74161 1 R 2 CP 3 D0 4 D1 5 D2 6 D3 7 CTT 8 GND UCC 16 CO 15 Q0 14 Q1 13 Q2 12 Q3 11 CTP 10 LD 9 74161功能表 Q3 Q2 Q1 Q0 输 入 输 出 CP R LD CTP CTT D3 D2 D1 D0 0 0 0 0 0 D3

4、D2 D1 D0 1 0 D3 D2 D1 D0 保持 1 1 0 保持 1 1 0 计数 1 1 1 1 1)异步清除:当 R=0,输出 “ 0000”状态, 与 CP无关。 2)同步预置:当 C=1, LD=0, 在 CP上升沿时 ,输出端反映输入数据的状态。 3)保持:当 R=LD=1时, CTP或 CTT有一个无效,各触发器均处于保持状态。 4)计数:当 LD = R = CPT= CTT =1时,按 二进制自然码 计数。 若初态为 0000,15个 CP后,输出为“ 1111”,进位 CO = CTTQ3Q2Q1Q0 =1。第 16个 CP作用后,输出恢复到 0000状态, CO =

5、 0。 用 VHDL实现 74161 LIBRARY IEEE USE IEEE.std_logic_1164.all; USE IEEE.std_logic_arith.all; ENTITY v74LS161 IS PORT (CP,CR_L,LD_L,CTP,CTT:IN STD_LOGIC; D:IN UNSIGNED (3 DOWNTO 0); Q:OUT UNSIGNED (3 DOWNTO 0); CO:OUT STD_LOGIC); END v74LS161; ARCHITECTURE v74LS161_arch OF v74LS161 IS SIGNAL IQ: UNSIGN

6、ED (3 DOWNTO 0); BEGIN PROCESS (CP,CTT,CR_L) 中间信号 IQ是为了交换中间数据。如果直接用输出 Q,那么定义的输出必须为缓冲而不是输出。 ( 一 ) 四位二进制同步计数器 74161 BEGIN IF CR_L=0 THEN IQ 0); END IF; IF (CPEVENT AND CP=1) THEN IF LD_L=0 THEN IQ = D; ELSIF (CTT AND CTP)=1 THEN IQ = IQ+1 END IF;IF (IQ=15) AND (CTT=1) THEN CO = 1; ELSE CO = 0; END IF;

7、 E D IF; Q =IQ; END PROCESS; END v74LS161_arch; CR_L表示清零信号且为低电平有效。 CP上升沿有效。 ( 二 ) 四位二进制同步计数器 74163 74163功能表 74161功能表 Q3 Q2 Q1 Q0 输 入 输 出 CP R LD CTP CTT D3 D2 D1 D0 0 0 0 0 0 D3 D2 D1 D0 1 0 D3 D2 D1 D0 保持 1 1 0 保持 1 1 0 计数 1 1 1 1 (1)外引线排列和 74161相同。 (2)置数,计数,保持功能与 74161相同。 (3)清零功能与74161不同。 特点: 74163采用 同步清零 方式: 当 R =0时,且当 CP 的 上升沿 来到时 ,输出 Q0Q1Q2Q3 才全被清零。 CO R LD CTT CTP CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 CO 74163 R LD CTT CTP CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 CO 比较 四位二进制同步计数器 同步预置 保持 计数 74163 74161 同步预置 保持 计数 异步清零 同步清零

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 学术论文资料库 > 毕业论文

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。