数字频率计设计计双0102 雷昊 2001011830786一、课程设计内容及要求本次课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下：测量频率范围： 10Hz100KHz精度： F / F 2 %系统外部时钟： 1024Hz测量波形： 方波 Vp-p 35 V硬件设备：Altera Flex10K10 五位数码管 LED发光二极管编程语言：Verilog HDL / VHDL二、系统总体设计考虑到测量方便，将数字频率计划分为四档：1099Hz、100999Hz、10009999Hz、1000099999Hz。这样可以保证每一档三位有效数字，而且第三位有效数字误差在2以内时即可达到精度要求。三个输入信号：待测信号、标准时钟脉冲信号和复位脉冲信号。设计细化要求：频率计能根据 输入待测信号频率自动选择量程，并在超过最大量程时显示过量程，当复位脉冲到来时，系统复位，重新开始计数显示频率。基于上述要求，可以将系统基本划分为四个模块，分别为分频、计数、锁存和控制，并可以确定基本的
