模拟IC模块设计.ppt

上传人:ga****84 文档编号:450440 上传时间:2018-10-08 格式:PPT 页数:32 大小:1.56MB
下载 相关 举报
模拟IC模块设计.ppt_第1页
第1页 / 共32页
模拟IC模块设计.ppt_第2页
第2页 / 共32页
模拟IC模块设计.ppt_第3页
第3页 / 共32页
模拟IC模块设计.ppt_第4页
第4页 / 共32页
模拟IC模块设计.ppt_第5页
第5页 / 共32页
点击查看更多>>
资源描述

1、第三讲模拟IC及其模块设计,浙大微电子韩 雁2013.3,浙大微电子,内容,模拟IC制造的工艺流程模拟IC设计需要具备的条件模拟IC设计受非理想因素的影响带隙基准源的设计运算放大器的设计电压比较器的设计压控振荡器的设计过温保护电路的设计欠压保护电路的设计,2/32,浙大微电子,内容,模拟IC制造的工艺流程模拟IC设计需要具备的条件模拟IC设计受非理想因素的影响带隙基准源的设计运算放大器的设计电压比较器的设计压控振荡器的设计过温保护电路的设计欠压保护电路的设计,3/32,浙大微电子,1、IC制造的基本工艺流程,1、P阱 (或N阱)2、有源区 (制作MOS晶体管的区域)3、N-场注入 ( 调整P型

2、MOS管场区的杂质浓度,减小寄生效应 )4、P-场注入 ( 调整N型MOS管场区的杂质浓度,减小寄生效应 )5、多晶硅栅 ( MOS管的栅极或称门极 )6、N+注入 ( 形成N型MOS管的源漏区 )7、P+注入 ( 形成P型MOS管的源漏区 )8、引线孔 ( 金属铝与硅片的接触孔 )9、一铝 ( 第一层金属连线 )10、通孔 ( 两层金属铝线之间的接触孔 )11、二铝 ( 第二层金属连线 )12、压焊块 ( 输入、输出引线压焊盘 ),4/32,浙大微电子,2、模拟IC设计需要具备的条件,电路设计软件及模型电路图绘制软件 (Schematic Capture)电路仿真验证 软件(SPICE)器件

3、工艺模型(SPICE MODEL),*,5/32,浙大微电子,某IC制造公司提供的SPICE Model (NMOS ),*NMOS ( NML7 ).MODEL &1 NMOS LEVEL=1 VTO=0.7 KP=1.8E-5 TOX=7E-8 LD=1.0E-6 XJ=1.0E-6 UO=320 & GAMMA=0.83 PMI=0.695 RD=27 RS=27 & CBD=7.8E-14 CBS=7.8E-14 PB=0.74 CGSO=5.9E-10 CGDO=5.9E-10 & CGBO=9.9E-9 MJ=0.33 LAMBDA=0.016 TPG=-1 IS=1.0E-15*

4、END,6/32,浙大微电子,模拟IC设计需要具备的条件(续),版图设计软件及验证文件版图绘制软件(Virtuso)设计规则检查软件(DRC)寄生参数提取软件(Extracter)版图-电路图一致性检查(LVS)后三项软件需要的规则文件,*,GND,7/32,浙大微电子,所需DRC规则文件(Design Rule Check),ivIf(switch(drc?) then ;条件转移语句,选择是否运行drcdrc(nwell width 4.8 1.a: Min nwell width =4.8) ;检查N阱宽度是否小于4.8umdrc(nwell sep 1.8 1.b: Min nwell

5、 to nwell spacing =1.8) ;检查N阱之间的最小间距是否小于1.8umdrc(nwell ndiff enc 0.6 1.c:nwell enclosure ndiff =0.6 );检查N阱过覆盖N扩散区是否大于0.6umdrc(nwell pdiff enc w!=nil & schPlist-w!=nil then if( layPlist-w !=schPlist-w then sprintf (errorW,Gate width mismatch: %gu layout to %gu schematic, float( layPlist-w ), float( s

6、chPlist-w ) ) return( errorW ) ) ) if(layPlist-l !=nil & schPlist-l !=nil then if( layPlist-l != schPlist-l then sprintf( errorL, Gate length mismatch: %gu layout to %gu schematic, float( layPlist-l ),float(schPlist-l) ) return( errorL ) ) ) return( nil ) ) ),9/32,浙大微电子,所需Extract(寄生)器件、参数提取文件,drcExt

7、ractRules(ivIf( switch( extract? ) then;定义识别层 ngate=geomAnd(ndiff poly) pgate=geomAnd(pdiff poly);提取器件extractDevice( pgate poly(G) psd(S D) pmos ivpcell )extractDevice( ngate poly(G) nsd(S D) nmos ivpcell),10/32,浙大微电子,3、模拟IC设计受非理想因素的影响(1),PVT 的影响制造工艺、工作电压、环境温度P (制造工艺)tt ff ss sf fs 五个工艺角V (工作电压)偏差士1

8、0%T (环境温度)民品(0 - 75C)工业用品(-40 - 85C)军品(-55 - 125C)以上所有的情况都要进行仿真!,11/32,浙大微电子,模拟IC设计受非理想因素的影响(2),寄生电感电容电阻的影响互感连线电阻结电容、连线电容(线间、对地),12/32,浙大微电子,高性能模拟IC设计需要的步骤,后仿真版图设计完成 及 寄生参数提取后的电路仿真对电路的频率特性有影响对需要精细偏置的电路有影响,GND,13/32,浙大微电子,内容,模拟IC制造的工艺流程模拟IC设计需要具备的条件模拟IC设计受非理想因素的影响带隙基准源的设计运算放大器的设计电压比较器的设计压控振荡器的设计过温保护电

9、路的设计欠压保护电路的设计,14/32,浙大微电子,4、带隙基准源的设计,令:,推导公式如下:,I1 = I2 = I3,15/30,浙大微电子,带隙基准源温度特性,16/32,浙大微电子,带隙基准源输出与电源电压关系,17/32,浙大微电子,带隙基准源电源抑制比,18/32,浙大微电子,5、运算放大器的设计(差模输入输出),19/32,浙大微电子,带有共模反馈的运算放大器,两级放大,共源共栅输入 ,共模反馈,Miller电容零极点补偿,20/32,浙大微电子,运放的直流增益、单位增益带宽与相位裕度,21/32,浙大微电子,6、电压比较器的设计,要求有较高的灵敏度。通常把比较器能有效比较的最低

10、电平值定义为灵敏度。要求有较高的响应速度。比较器的响应时间和它的转换速率及增益带宽有关。要求有良好的稳定性。要求有良好的工艺兼容性。,22/32,浙大微电子,比较器的性能参数有:,灵敏度输入失调电压输入共模范围输入偏置电流输出驱动电流输出电压工作电压静态电流输出上升时间,输出下降时间,输出延迟时间芯片面积,23/32,浙大微电子,比较器及脉宽调制(PWM)原理,24/32,浙大微电子,PWM电路,25/32,浙大微电子,7、压控振荡器(VCO)的设计,电感L0和电容C0构成基本谐振腔M1、M2为谐振腔提供能量控制信号CW0和CW1(0 /0.8V) 控制开关电容阵列,提供频率粗调(频宽,150

11、MHz)控制信号Vctrl(0-0.8V)控制变容管 提供频率细调VDD=0.5V,26/32,浙大微电子,8、过温保护电路的设计,125对应的Q1的BE结导通电压为0.45V 85对应的Q1的BE结导通电压为0.53V,0.45V0.53V,VBQ1= I1 ( R1+R2/RQ2 ) = 0.45VVBQ1= I1 ( R1+R2) = 0. 53V,低温- Q2 导通高温- Q2 截止,27/32,浙大微电子,9、欠压保护电路的设计(4.7-5.7V),当电路初启时,Vc增大,当Vc =5.7V时,Va大于基准电压,使比较器C2 输出低电平。Vb也大于基准电压,使比较器C1 输出高电平。

12、经RS触发器等逻辑电路后输出高电平。电路进入正常工作状态。,电路一旦进入正常工作状态,将应该允许工作电压有一个适当的波动范围4.7-5.7V.,当Vc低于设定下限4.7V时,Vb小于基准电压。Va也小于基准电压,那么C2输出为高电平,C1输出为低电平。这时,RS触发器等逻辑电路输出低电平,关断内部供电电路以及输出电路,起到欠压保护作用。,28/32,浙大微电子,求各电阻及Vr的设计值,列方程: 5.7 R3 / (R1+R2+R3) Vr (1) 4.7(R2+R3)/ (R1+R2+R3) 4.7R2) (4)若令: R2 = R1= 1K, R3 = 5K, 则(3)式变为:(4.7 *

13、6)/ 7 Vr (5.7 * 5)/ 7即 4.03 Vr 4.07(V),取Vr = 4.05V,29/32,浙大微电子,产品设计时的实际考虑:,考虑到Vr的精度控制难度及会带来的稳定性问题,设计应留有充分的裕量。尝试着将R3取大。Vr不可能取Vc及以上;考虑到Vc可以工作在4.7V+,所以Vr应在4.7 V以下。令R1=R2=1K, R3=10K, 则(3)式变为(4.7 * 11)/ 12 Vr (5.7 * 10)/ 12即:4.3 Vr 4.75(V), 取Vr = 4.5V,30/32,浙大微电子,作业布置,FSK功能模块设计实现:输入一个564KHz的键控信号,当键控信号为1时,模块产生并输出4.5MHz左右的信号(*8)当键控信号为0时,模块产生并输出3.9MHz左右的信号(*7)用模拟电路的方法实现2.电路图设计(手工绘制,用Schametic Editing 输入电脑)3.仿真验证(Spectre)4.全定制版图设计(Layout Editing)用数字电路的方法实现5.HDL代码编写(手工编写,用文本编辑器输入到服务器,再利用Modelsim仿真验证)6.逻辑综合及综合后时序验证(Design compiler和Modelsim)7.自动布局布线的版图设计(Astro),31/32,浙大微电子,Thanks !,32/32,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 学术论文资料库 > 毕业论文

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。