基于FPGA数字密码锁设计.doc

.CPLD/FPGA课程设计项目名称： 基于FPGA的数字密码锁设计 专业班级： 学生学号： 学生姓名： 指导老师： 2016年6月4日摘 要本设计是基于现场可编程门阵列FPGA 器件的电子密码锁的设计。通过Verilog语言控制4位二进制数，组成数字排列，形成一个简单的数字密码锁，假设预设密码为4位数：0000，当输入正确时输出为1、输入错误时输出为0。同时输出输入的次数，当3次以上输入错误时，输出一个报警信号，即使第四、五次输入正确也输出报警信号。本设计利用Modelsim软件编写Verilog HDL硬件描述语言程序以实现输入密码、开锁、报警功能。 通过仿真调试，利用可编程器件FPGA的电子密码锁的设计基本达到了预期目的。