1、摘要 I 摘要 近年来， FPGA应用技术发展迅速，由此产生了对 FPGA开发应用人才的迫切需求。因此，掌握 FPGA 的发展现状，了解 FPGA 的功能应用尤为重要。运用 protel开发软件，通过对通用型 FPGA 开发板的原理图设计与 PCB 印制电路板的制作，深入了解 FPGA 的接口功能与拓展电路的功能原理及应用，对出现的问题进行分析与解决，从而对 FPGA 芯片功能的认识以及对 FPGA拓展电路的认识，进而学会FPGA产品的开发与应用。ABSTRACT II ABSTRACT In recent years,the development of FPGA application t
2、echnology is very quickly, as a result,there is urgent need of qualified personnel at FPGA development and application. Therefore,to know the current situation of FPGA development and understand the function of FPGA application is particularly important.Use the Protel software to design the schemati
3、c of the general-purpose FPGA development board and printed circuit board, depth understanding of the FPGA interface functions and the application of expand circuit , analysis and solutions the problems, thus know the function of FPGA chip and the expand circuit,and then understanding how to develop
4、 and apply of the FPGA product.目录 III 目录 第 1 章 引言 . 1 第 2 章 FPGA 及开发板 . 2 2.1 FPGA . 2 2.2 FPGA 工作原理 . 2 2.3 FPGA 的配置模式 . 3 2.4 FPGA 开发板 . 3 第 3 章 EP1C20F324C8 芯片 介绍 . 4 3.1 EP1C20F324C8 芯片简介 . 4 3.2 芯片的技术资料 . 4 3.3 芯片的端口及功能分析 . 5 第 4 章 FPGA 开发板原理图设计 . 9 4.1 FPGA 开发板设计目标 . 9 4.2 FPGA 开发板结构框图 . 9 4.3
5、 子模块原理图设计 . 10 4.3.1 电源电路及原理图设计 . 10 4.3.2 EP1C20F324C8 芯片电源接口 . 14 4.3.3 MSEL 端口 . 15 4.3.4 全局时钟引脚 CLK . 15 4.3.5 nCONFIG 复位电路配置接口 . 16 4.3.6 配置芯片 EPCS4 . 17 4.3.7 JTAG 配置接口 . 17 4.3.8 RS232 串口电路 . 19 4.3.9 数码管电路 . 20 4.3.10 LED 指示灯电路 . 21 4.3.11 蜂鸣器 . 23 4.3.12 矩阵键盘 . 25 4.3.13 独立按键开关电路 . 26 4.4 F
6、PGA 开发板完整原理图设计 . 27 4.4.1 完整原理 图 . 27 4.4.2 电气规则检测（ ERC） . 27 4.4.3 创建网络表 . 28 第 5 章 FPGA 开发板 PCB 版图设计 . 29 5.1 画元件封装库文件 . 29 5.2 FPGA 开发板 PCB 版图设计 . 33 5.2.1 打开 PCB 版图设计窗口 . 33 5.2.2 载入网络 表 . 33 5.2.3 元件布局 . 34 5.2.4 排列元件 . 35 5.2.5 画禁止布线层 . 35 5.2.6 隐藏元件名称 . 36 5.2.7 布线 . 37 5.2.8 铺铜 . 38 目录 IV 5.
7、2.9 DRC 设计规程校验 . 38 5.2.10 打印输出 . 38 第 6 章 结论 . 39 参考文献 . 40 致谢 . 41 附录 1 FPGA 开发板原理图全图 . 42 附录 2 FPGA 开发板版图 . 43 附录 3 FPGA 开发板元件 清单 . 44 How to Formalize FPGA Hardware Design . 45 如何正式进行 FPGA 硬件设计 . 48 第 1 章 引言 1 第 1 章 引言 FPGA 在复杂逻辑电路以及数字信号处理领域扮演着越来越重要的角色。目前， FPGA应用技术的发展十分迅速，如果要在 FPGA应用领域有所作为，则必须具备
8、快速掌握新知识的能力。掌握 FPGA 应用最重要的是实践的积累。我们具备了一定的基础知识，就应该马上投入实践，否则，很多理论知识都会难以理解。有很多电子开发的人，他们的理论知识比不上别人，但是，他们却能开发出很不错的电子产品。通过实践去掌握新技术的速度是很惊人的。 本文通过第 FPGA 的认识，对 FPGA 管脚功能的了解分析，再到 FPGA 开发板原理图的设计与研究，以及对开 发板的 PCB印制电路板的设计与研究，掌握 FPGA的应用原理，熟悉 FPGA 的开发应用过程，在实践中检验理论知识，又通过理论知识去改善和发展实践，以便能在 FPGA应用领域有更大的创新。 电子科技大学成都学院本科毕
9、业设计 （ 论文 ） 2 第 2 章 FPGA 及开发板 2.1 FPGA FPGA是英文 Field Programmable Gate Array 的缩写，即现场可编程门阵列，它是在 PAL、 GAL、 CPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ ASIC）领域中的一种半定制电路而出 现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA 是一种可以通过编程，改变系统连线，达到系统重构的器件，该器件可以现场编程，就是说当该器件安装到电路板上后，可以对它的功能进行重新设置，这样就可以非常方便的进行数字系统的设计与制作。 由于可编程逻辑器
10、件的价格不断降低，门密度不断增大，所以该器件取代中小规模数字集成电路只是时间问题。 可编程逻辑器件是数字系统设计中的首选器件，它增加系统可靠性、减少系统体积和功耗、缩短设计周期并降低系统成本，由于它的工作速度快，所以在数字信号处理、 自动控制、计算机接口板等方面应用非常广泛。 2.2 FPGA工作原理 FPGA采用了逻辑单元阵列 LCA（ Logic Cell Array）这样一个概念，内部包括可配置逻辑模块 CLB（ Configurable Logic Block）、输出输入模块 IOB（ Input Output Block）和内部连线（ Interconnect）三个部分。 FPGA
11、的基本特点主要有： （ 1）采用 FPGA 设计 ASIC 电路，用户不需要投片生产，就能得到合用的芯片。 （ 2） FPGA可做其它全定制或半定制 ASIC 电路的中试样片。 （ 3） FPGA内部有丰富的触发器和 I O 引脚。 （ 4） FPGA 是 ASIC 电路中设计周期最短、开发费用最低、风险最小的器件之一。 （ 5） FPGA采用高速 CHMOS工艺，功耗低，可以与 CMOS、 TTL电平兼容。 可以说， FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 第 2 章 FPGA 及开发板 3 FPGA 是由存放在片内 RAM 中的程序来设置其工作状态的，因此，工作时需
12、要对片内的 RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。 加电时， FPGA芯片将 EPROM中数据读入片内编程 RAM中，配置完成后， FPGA进入工作状态。掉电后， FPGA 恢复成白片，内部逻辑关系消失，因此， FPGA 能够反复使用。 FPGA 的编程无须专用的 FPGA 编程器，只须用通用的 EPROM、 PROM编程器即可。当需要修改 FPGA 功能时，只需换一片 EPROM 即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此， FPGA 的使用非常灵活。 2.3 FPGA的配置模式 FPGA有多种配置模式：并行主模式为一片 FPGA加一片
13、 EPROM的方式；主从模式可以支 持一片 PROM编程多片 FPGA；串行模式可以采用串行 PROM编程 FPGA；外设模式可以将 FPGA 作为微处理器的外设，由微处理器对其编程。 如何实现快速的时序收敛、降低功耗和成本、优化时钟管理并降低 FPGA 与PCB 并行设计的复杂性等问题，一直是采用 FPGA 的系统设计工程师需要考虑的关键问题。如今，随着 FPGA 向更高密度、更大容量、更低功耗和集成更多 IP的方向发展，系统设计工程师在从这些优异性能获益的同时，不得不面对由于FPGA前所未有的性能和能力水平而带来的新的设计挑战。 2.4 FPGA开发板 FPGA 开发板就是把 FPGA 芯
14、片以及基于 FPGA 芯片而设计的各种外围配置电路集成在一块板子上以满足一定功能的电路板。根据要求的不同可以开发出不同功能，不同用途的板子。我们可以设计作于学习用途的开发板，学生可以编程对FPGA 芯片进行电路配置，结合外围电路完成一定的功能，以加强对电路系统知识的认识。电子科技大学成都学院本科毕业设计论文 4 第 3 章 EP1C20F324C8 芯片介绍 这个通用型 FPGA 开发板我们用的芯片是 Altera 公司生产的属于低功耗cyclone系 列的芯片，型号是 EP1C20F324C8。 3.1 EP1C20F324C8芯片简介 EP1C20F324C8 是属于 Altera 公司的
15、 Cyclone 系列 FPGA 芯片， Cyclone 系列 FPGA 从根本上针对低成本进行设计，它具有低成本和低功耗的特点。这些低成本器件具有专业应用特性，例如嵌入式存储器、外部存储器接口和时钟管理电路等。 Cyclone系列 FPGA是成本敏感大批量应用的最佳方案。 3.2芯片的技术资料 EP1C20F324C8芯片的特征如下： （ 1） 2,910 to 20,060 LEs （ 2） Up to 294,912 RAM bits (36,864 bytes) （ 3） Supports configuration through low-cost serial configurat
16、ion device （ 4） Support for LVTTL, LVCMOS, SSTL-2, and SSTL-3 I/O standards （ 5） Support for 66-MHz, 32-bit PCI standard （ 6） Low speed (311 Mbps) LVDS I/O support （ 7） Up to two PLLs per device provide clock multiplication and phase shifting （ 8） Up to eight global clock lines with six clock resour
17、ces available per logic array block (LAB) row （ 9） Support for external memory, including DDR SDRAM (133 MHz), FCRAM, and single data rate (SDR) SDRAM （ 10 ） Support for multiple intellectual property (IP) cores, including （ MegaCore ） functions and Altera Megafunctions Partners Program (AMPPSM) meg
18、afunctions 第 3 章 EP1C20F324C8 芯片介绍 5 该开发板用的是具有 324 个引脚的 EP1C20F324C8 芯片，它采用 BGA 封装形式，长 19mm，宽 19mm，高 1mm，面积 361平方 毫米。 I/O口电平是 3.3 伏，内部逻辑电平是 1.5 伏，拥有两个锁相环，最大用户 I/O 口是 249 个。图 3-1 是EP1C20F324C8芯片的平面图： 图 3-1 EP1C20F324C8 芯片的平面图 3.3芯片的端口及功能分析 表 3-1列出芯片的管脚名称及功能描述。 表 3-1 EP1C20F324C8 芯片端口详情 管脚名称 管脚类型（第一，第
19、二，第三功能） 管脚描写 VCCIO1.4 电源端 这是第 1 到第 4 芯片边的 I/O 口电压供应端脚，能向每个片边提供不同的电压标准， VCCIO 向所有标准 I/O 口 的 输 出 缓 存 器 提 供 电 源 ， 也向 ;LVTTL,LVCMOS 等输入缓存器提供 1.5 伏， 1.8伏， 2.5 伏的电压，和标准的 PCI I/O 提供 3.3 伏的电压。 VCCINT 电源端 这 是 内 部 逻 辑 电 压 供 应 管 脚 ， 它 也 向LVDS,SSTL2,SSTL3 标准 I/O 口的输入缓存器提供电子科技大学成都学院本科毕业设计论文 6 电压。 VREF1.2B1.4 I/O
20、 口，输入端 向 4 个芯片边提供输入基准电压，当有一片边 I/O口需要基准电压时，它就被用作那个片边的基准电压端，否则它就可用作 I/O 口而闲置着。 VCCA_PLL1.2 电源端 PLLs1.2的模拟电压，即使不使用，设计者也要把它接到 1.5 伏电压。 GNDA_PLL1.2 接地端 PLLs1.2的模拟地端，设计者能够把它接到板上的地端。 GNDG_PLL1.2 接地端 PLLs1.2的接地保护端，设计者能够把它接到板上的地端。 CONF_DONE 双向性（开 关） 它是一个专用配 置端，不能作为用户的 I/O 口使用。 nSTATUS 双向性（开 关） 它是一个专用配置端，不能作为
21、用户的 I/O口使用。 nCONFIG 输入端 配置控制引脚： 由 0-1的跳变开始配置，由 1-0跳变则复位器件；当设定本管脚为 0时，所有 I/O为三态。 DCLK PS 模式为输入， AS 模式为输出。 在被动模式下，他作为外部时钟源输入端，在主动模式下，它是内部时钟输出端，这是一个专用配置端。 DATA0 输入端 专用结构数据输入端。 nCE 输入端 低电平芯片启动动端，芯片启动输入端，用于检测被激活的器件，当它为低电平时相应的器件被激活，当它为高电平时，相应的器件被禁用。 nCEO 输出端 向已经完成配置的器件输出低电平，在多器件配置时，它与 nCE 配合使用。 ASDO I/O 口
22、，输出端 主动串行数据输出端，他被用在主动串行配置模式，由芯片控制配置和地址以及控制外面 ASDO信息，在被动模式下，它可作为用户 I/O 口使用。 nCSO I/O 口，输出端 激活和禁止一序列配置器件的片选输出端，他被用在主动串行配置模式，由芯片控制配置和激活序列配置器件通过驱动 nCSO 低电压，在被动配置时，它可作为用户 I/O 口使用。 CRC_ERROR I/O 口，输出端 高电平有效信号时，表明检错电路检测到 SRAM配置出现错误，当 CRC 检错电路被激活时该端脚是可选的和习惯用的。 INIT_DONE I/O 口，输出端 这是一个双用途管脚，没被启用为 INIT_DONE时，它可以用作用户 I/O 口使用， CLKUSR I/O 口，输入端 可选的用户时钟输入端，使一个或多个器件同 时初始化，经过配置后，它也可用作用户 I/O 口使用。 DEV_CLRn I/O 口，输入端 这是一个复用端脚，他能够改写所有已知的寄存器，当它由低电平驱动时，所有寄存器都被清零。由高电平驱动时， 所有寄存器都处于程序控制状态。
